请教个Verilog的问题,困扰了两天了
我做的程序是这样子的,用CPLD控制数码管,每个数码管用74LS373锁存和驱动。几个数码管的数据端是连起来的,用锁存信号进行信号的选择。例如8个数码管,数据为LED_data,锁存为LED_latch 都是,但是用CPLD控制数码管显示的时候,怎么也出错,不知道该怎么产生锁存信号
,大家给个建议哈,感谢了 就是怎么用verilog产生一个脉冲,用事件启动的脉冲,单一的一个锁存脉冲 如果是不会写的话。建议先多看一些典型设计再开始自己的设计。 要代码的... 入门很快,找下书上的几个程序修改 http://blog.ednchina.com/akuei2/1942174/message.aspx
看这一本笔记吧,抱你消除一大堆的Verilog HDL难题
页:
[1]