初学CPLD，问一个弱的问题
芯片用的是EPM570T144,我想问一下关于pin60和pin61复用的问题pin60--IO60/DEV_OE
pin61--IO61/DEV_CLRn
这两个管脚是干什么的，可以用做普通IO口吧，如何设置呢
本来想下一个关于管脚信息的pdf文档，学习学习，可是没找到，如果哪位朋友有可以上传一下吗，谢了 DEV_OE
I/O 脚或全局I/O 使能脚。在Quartus II 软件中可以使能DEV_OE 选项（Enable Device-wideoutput Enable)，如果使能了这一个功能，这个脚可以当全局I/O 使能脚，这个脚的功能是，如果它被置低，所有的I/O 都进入三态。
DEV_CLRn
I/O 或全局的清零输入端。在QuartusII 里面，如果选上Enable Device-Wide Reset（DEV_CLRn)这个功能。这个脚就是全局清零端。当这个脚被置低，所有的寄存器都会被清零。这个脚不会影响到JTAG 的边界扫描或编程的操作。
悬空不会有问题
页:
[1]