- 一个奇怪的问题期待高手解答! (2篇回复)
- MD终于知道怎么在板上开各种洞了,有图 (3篇回复)
- 无解的错误 (0篇回复)
- 求ProASIC3 StartKit开发板的实验例程 (4篇回复)
- MAX II能跑出多高频率啊 (7篇回复)
- 一份FPGA资料,希望大家喜欢 (1篇回复)
- 请大家帮忙看看是不是频率太高了?无法跳出idle状态。 (0篇回复)
- 下面两种检测SCK上升沿的方式各有什么优缺点吗 (5篇回复)
- 请教一下两种电平标准的区别,SSTL与HSTL (9篇回复)
- Altera IP (16篇回复)
- VGA虚影该怎么解决?有图 (7篇回复)
- altera DE2-70开发板上的SRAM (2篇回复)
- 如何使用CPLD本身50MHZ的时钟产生一个3MHZ的分时钟? (6篇回复)
- 悲剧了,CPLD驱动液晶什么也没有显示了。 (15篇回复)
- 昨晚调试fpga与51通信时碰到一件很邪门的事情 (4篇回复)
- 问个入门级问题QUARTUS CLK管脚怎么设? (7篇回复)
- quartus2怎样设置仿真时间啊,请高手帮忙! (3篇回复)
- 问个很菜的问题 FPGA输出电平 给一个50欧内阻的器件做TTL信号源 (2篇回复)
- quartus 破_解 (2篇回复)
- cyclone v产品在国内上市了没? (2篇回复)
- QUARUS2的仿真时延可以消除吗 (0篇回复)
- 求助:谁有黑金开发板的USB调试软件,能否给小弟传一个,万分火急。 (2篇回复)
- CPLD和单片机在开发上有什么区别? (15篇回复)
- 面阵CCD ICX409al 时序分析 (4篇回复)
- Quartus II 4.1怎么破_解 (12篇回复)
- 请教XILINX----- “Spartan3E” XC3S500E-4PQG208C 系统供电问题及配置芯片问题 (8篇回复)
- 求教各位 关于verilog做WCDMA扩频的问题 (0篇回复)
- quartus中文教程 http://www.altera.com.cn/education/courses/online-courses.html (5篇回复)
- 顶着钢盔来问,有没有办法把单片机+epld的设计给反向出来。 (2篇回复)
- 求做一个基于FPGA的数字电压表的设计价格面议,加QQ626475054 (6篇回复)
- 新手求救啊 关于无线的 有谁做过基于SX1212无线通信 (4篇回复)
- DSPBuilder 官方英文教程 (12篇回复)
- 提问关于FPGA数字调制的基带信号输入 (0篇回复)
- 请教下如何在datasheet中看管脚的功能 (0篇回复)
- 自己写的一个读写SRAM程序,请各位大侠指点~~ (7篇回复)
- 有在学quartusii 的高手指导一下吧,uart 如何写中断程序 (0篇回复)
- 我按书上的方式连接电脑和emp3032-不能下载 (0篇回复)
- 这为先生貌似很冤啊 大家怎么看这段话?? 我的老师也大概说过这个话 (23篇回复)
- RS连续编码 (0篇回复)
- 请教一个对存储器分段存储的问题? (3篇回复)
- 这个20秒倒计时咋都这么难调试呢?? (2篇回复)
- Quartus II 警告:Found invalid fitters assignments怎么解决! (0篇回复)
- 网上搜集的“FPGA设计指导准则”,希望对大家有用 (1篇回复)
- CPLD关于变量不能赋值的问题!!帮忙看一下。 (1篇回复)
- 求verilog开发比较火的论坛…… (1篇回复)
- 求verilog教学视频 (4篇回复)
- 问个sdram的问题 (5篇回复)
- FPGA 时钟问题,两块FPGA通讯时用同各自的晶振经常出现误码,用同一晶振没有问题??? (13篇回复)
- CYLONE II EP2C8Q208 NIOSII 软核下载不了程序。 (4篇回复)
- VGA出不来颜色,麻烦好心人帮忙看看三基色的接口直接赋值对不,干学不久,菜鸟 (14篇回复)
- 双口RAMCY7C026对同一个地址进行一端读一端写的操作好像不可以同时进行? (8篇回复)
- VHDL中如何设置标志位?? (2篇回复)
- 200V瞬变衰减信号进行分段数据采集,求分段的方案 (17篇回复)
- 分享一下QII 10.1河_蟹文件 (12篇回复)
- 问一个FPGA与RAM的问题 (1篇回复)
- niosii每次打开工程后要重新编译,时间太久了 (3篇回复)
- 问一个关于同一个reg在不同always下赋值的问题 (7篇回复)
- 谁能给一个Synplify pro的下载地址。。。谢谢了。。。一直找不到。。 (8篇回复)
- CPLD就是快! (29篇回复)
- 大虾救命了,同样的工程(niosii和quartusii)都没有改变,程序死活就是下不进去! niosii IED (7篇回复)
- 我用ILI9335驱动的TFT屏一直左右轻微抖动,请大家帮帮忙! (1篇回复)
- 项目外包,摄像头数据采集 (1篇回复)
- 求小尺寸的EP3CLS200的开发板 (1篇回复)
- ADS7825的控制 (4篇回复)
- CPLD与单片通讯用外总总线接口速度可达到多少? (42篇回复)
- cpld有这么费单元吗? (8篇回复)
- 关于DE1驱动sd卡的问题 (5篇回复)
- 想做个--基于FPGA的数据采集系统 (1篇回复)
- emp3032at44-10的管脚 (0篇回复)
- 请教niosii下下载nios程序到cfi-flash问题 (2篇回复)
- 请问【DW8051】IP核里包含的【DW01_add.v】之类的模块有何用? (4篇回复)
- 求助!Xlinx FPGA Virtex5系列 XC5VLX110T 从串配置模式,DONE管脚始终为低电平。 (4篇回复)
- niosII控制9325tft显示的奇怪现象 (6篇回复)
- 50M时钟如何分频为11.0592M? (10篇回复)
- 基于FPGA的数字电压表的设计 (2篇回复)
- Alter FPGA 输出信号过冲问题大家是怎么解决的! (7篇回复)
- 求把这几行代码转成VHDL!谢谢 (2篇回复)
- 那位大哥有Quartus II 9.0 的特别文件共享一些,谢谢。 (22篇回复)
- VHDL菜鸟求助 (3篇回复)
- 时序仿真的问题 (2篇回复)
- FPGA开发板原理图【恢复】 (11篇回复)
- 如何进行VHDL模块的simulink仿真? (0篇回复)
- xilinx 的大学计划失败!!杯具 (20篇回复)
- 我也小玩一下74HC595 (2篇回复)
- xilinx Vs altera (8篇回复)
- 傻了,这编码器(差分长线输出)怎么接入FGPA (12篇回复)
- EPM240怎么加密? (1篇回复)
- NIOS怎样关闭所有中断? (0篇回复)
- ADC0809控制问题 (2篇回复)
- quartus2不支持memory型的变量,是指memory型变量不能综合,还是在quartus2环境下根本就 (0篇回复)
- 请问各位大侠,MAX II中UFM用SPI接口怎么使用啊? (0篇回复)
- nios 自己建的IP怎么修改 (3篇回复)
- 请教:spartan3-an 无法写入配置 (2篇回复)
- 怎样将输入16位的并行数据转换成8位并行数据输出 (7篇回复)
- 请问一下,XILINX的FPGA有类似altera的EP2C8Q208的FPGA吗? (2篇回复)
- FPGA程序很难看懂(请帮忙看这个程序写的规范吗) (7篇回复)
- 哪位有经验的大侠看下这个EP2C5复位电路有没有问题 (1篇回复)
- 编译NIOS II的程序出现如下错误,不懂问题在哪? (4篇回复)
- 近几天烧了几个EP2C8 ,分享下经验 (9篇回复)
- [求助]我的quartus软件无法用,急!!【恢复】 (7篇回复)