- PS2扩展按键 (5篇回复)
- 小弟求助大侠帮忙看下 NIOS II 9.0 IDE 仿真问题 (4篇回复)
- 问一下FPGA板输出的信号如何防干扰? (0篇回复)
- verilog翻译(wire bit1 = (ab != bc);) (4篇回复)
- 这个verilog写的I2C程序为何会报错,从fpga4fun上down的【恢复】 (7篇回复)
- 请教QUARTUS 里的一个IP生成的位宽的问题 (2篇回复)
- 用modelsim SE 6.5仿真遇到了问题,望高手指教 (0篇回复)
- 谁有ISE12.1的教程? 提供一下 (2篇回复)
- 请问有具有加密能力的储存器? (13篇回复)
- 坛子里有人用FPGA驱动过DVI么?上两篇文章先 (4篇回复)
- quartus10综合后看不到逻辑资源消耗的百分比该怎么办呢? (4篇回复)
- 真的得为自己的粗心大意买单(关于SRAM电压问题)【恢复】 (43篇回复)
- 谁会 热转印法 制作PCB呀 讨论讨论 (9篇回复)
- 请问Spartan6的硬核MCB应该怎样仿真啊? (2篇回复)
- EPCS16无法固化问题再次求助! (7篇回复)
- 求助。。。。。 (8篇回复)
- 请问下 vhdl语言 计数器能实现减1功能吗 (7篇回复)
- [学习笔记] 他和它的故事 之 Verilog HDL 模块的沟通 (21篇回复)
- 请教: gal16v8b10lp元件的作用 (附图片) (8篇回复)
- 程序求助,望高手指导。。。 (0篇回复)
- modelsim 6.5仿真遇到了问题,请高手指教 (0篇回复)
- 求教:我的Quartus_II_9.0 license都安好了,上面subscription expiration 也显示到202 (4篇回复)
- 请教一下如何用ModelSim SE 6.5d进行多模块仿真? (1篇回复)
- 奇怪的问题:LM124输出不一致问题 (3篇回复)
- nios中没有生成可执行文件elf (0篇回复)
- 新手求教:FPGA/CPLD和单片机的区别,谢谢大家 (16篇回复)
- 没事弄个ModelSimSEv6.2b和SynplicitySynplify9.0.2的keygen发一下(新增安装文件) (25篇回复)
- 2个FPGA并起来用不知是否可行? (10篇回复)
- 【求助】SOPC\DSP Builder\VHDL 的异同 (3篇回复)
- timequest 求指教 (0篇回复)
- 收集 Verilog HDL “延迟”“定时”的写法 ... (4篇回复)
- 求教FPGA的数据存储 (0篇回复)
- MAXII 和proASIC3哪个更安全? (4篇回复)
- 请教FPGA读写USB 68013 (1篇回复)
- 求教哪个FPGA开发板更合适 (11篇回复)
- 用FPGA的普通IO口给外部设备提供时钟源行不? (8篇回复)
- 请教ASK调制解调问题 (3篇回复)
- 大家一起来学FPGA!!从0开始!!!想学的快来。 (14篇回复)
- 图像采集相关问题探讨 (13篇回复)
- 搞了一开发板! (6篇回复)
- 请问下,我的project烧到FPGA上后,为什么输出管脚无法显示?做毕设,急!v5的板子 (1篇回复)
- [学习笔记] 他和它的故事 之 VerilogHDL 流水操作和建模 (6篇回复)
- CycloneII数据手册中,英文migratable 该翻译为什么? (2篇回复)
- 一个读SRAM程序的问题。望各位兄弟进来瞧瞧,帮忙解决。 (14篇回复)
- flex10芯片中关于ram的问题 (0篇回复)
- 高手进来给点建议啊,给个方向 (6篇回复)
- 推荐两本书 (0篇回复)
- 向各位高人争求方案建议 (1篇回复)
- 求思路!!!!!! (9篇回复)
- 过零比较测信号频率,不稳定,谢谢! (10篇回复)
- 搞射频的工作对身体有害嘛 (31篇回复)
- 脉冲的采集问题 (0篇回复)
- 冬至快乐!做“嵌入式软件”是不是相对来说要经常学习新的东西啊? (2篇回复)
- 贡献一个verlog实现的4,7线性分组码编解码代码 (2篇回复)
- 大家帮帮忙 看看这个状态机哪里有问题 为什么会一直停在S0状态 (1篇回复)
- 请教一个关于程序下载的问题。 (3篇回复)
- 我是新手,请教一问题 (1篇回复)
- 求各位帮忙!!!!急急急急 (0篇回复)
- Quartus II Internal Error (0篇回复)
- [问题] sopc builder 一直 generate .... (6篇回复)
- EP2C8 如何时把NIOS II的程序和配置信息都存在EPCS16N里面? (3篇回复)
- 学fpga的疑惑,非技术性的求助帖~~ (18篇回复)
- 求推荐一款CPLD的开发板 (2篇回复)
- CPLD下载程序后运行不稳(h2feo4 无机酸求助) (26篇回复)
- 分享fpga核心板电路图和存储器控制程序,入门fpga参考资料! (16篇回复)
- CPLD/FPGA入门问题 (6篇回复)
- 一个按键,LED显示的程序问题,高手帮忙看看 (2篇回复)
- 写了一个pci接口,大家帮忙看看! (0篇回复)
- quartus安装的问题 (3篇回复)
- 求 lattice ispLEVER7.2 的破解 LICENSE.dat (2篇回复)
- NIOS 速度有时快有时慢的问题??? (0篇回复)
- 向NIOS9.1 SP1编译出现BUG 请求高手 软件构架高手 给个解 (1篇回复)
- FPGA和DRAM接口 (6篇回复)
- 求LC16系列(icp)传感器 供电部分原理图 (6篇回复)
- Lattice ispLEVER8.1要的,赶紧下载!!! (7篇回复)
- 求助:请问各位大侠,能不能将EPM240的普通IO脚直接接到电源上啊?谢谢 (3篇回复)
- LATTICE 5V器件 (8篇回复)
- IspLever有谁用过吗?Lattice的CPLD有人用吗? (13篇回复)
- 初学者 Verilog 找茬 (11篇回复)
- MAX系列的CPLD终于更新了,MAX V (30篇回复)
- 新手问fpga时钟的区别? (10篇回复)
- 发一个SPI外设同时询问下NIOS中编译路径怎么设置 (0篇回复)
- 在开发CPLD期间遇到一个奇怪问题! (12篇回复)
- [学习笔记] 他和它的故事 之 VerilogHDL 整数除法器 (6篇回复)
- 谁能发个 quartus ii 10.1的破_解文件 (14篇回复)
- 视频去隔行问题 (0篇回复)
- 大家帮忙看看这段verilog代码,仿真结果怎么会这样呢? (3篇回复)
- 触发器转换?请各位大虾帮帮忙 (0篇回复)
- VERILOG HDL 洗衣机状态机设计 (3篇回复)
- 我写的小程序,不知道对错噻! (1篇回复)
- 看看我学习CPLD做乘法器的方法对不对 (4篇回复)
- 推荐一篇好文章《FPGA三国志》【恢复】 (8篇回复)
- 求mux+plus II绿版软件,以前用过一个才20多兆,感觉很好,哪位有啊共享一下?谢谢啦…… (0篇回复)
- 仿真时的错误 看不懂 (3篇回复)
- 【讨论】FPGA设计中几种沿触发的用法及其优缺点【有图】 (4篇回复)
- 关于X-HDL使用的小问题,懂的大虾帮忙说说吧。老是不成功。。 (0篇回复)
- 我是初学者,最近在做LCD1602 (5篇回复)
- 请教个Verilog的问题,困扰了两天了 (5篇回复)
- Quartus软件能输出画板子用的原理图文件吗,省的自己做封装了。 (4篇回复)
- 【请教】怎样设置SignalTap,可以从复位开始时刻就存储采样数据?谢谢! (3篇回复)