amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 请问下,我的project烧到FPGA上后,为什么输出管脚无法显示?做毕设,急!v5的板子
liuxiaorui
发表于 2010-12-22 21:43:46
请问下,我的project烧到FPGA上后,为什么输出管脚无法显示?做毕设,急!v5的板子
如题,谢谢各位:)
a_King
发表于 2010-12-25 09:15:41
管脚分配的对不?引脚定义的对不?
页:
[1]
查看完整版本:
请问下,我的project烧到FPGA上后,为什么输出管脚无法显示?做毕设,急!v5的板子