论坛首页 › FPGA › 仿真时的错误 看不懂

ltaifsq 发表于 2010-12-12 21:43:55

仿真时的错误 看不懂

Error (10001): Verilog HDL or VHDL error at ZTQ.vhd(84): can't infer register for ACC because it does not hold its value outside the clock edge
有谁知道这个是什么错误啊

ltaifsq 发表于 2010-12-12 22:02:20

天哪没人知道吗 ？

Fourier00 发表于 2010-12-12 23:28:22

??

zgq800712 发表于 2010-12-13 10:34:01

杯具
在google里面输入      signal does not hold its value outside clock edge   你难道不知道。

查看完整版本: 仿真时的错误 看不懂