come_on 发表于 2010-12-20 09:54:29

用FPGA的普通IO口给外部设备提供时钟源行不？

小弟的板子上有一块网卡芯片，需要提供125M的时钟，我用FPGA的普通IO口给它提供时钟源，而不用FPGA的PLL时钟源输出，这样行不？利弊在哪里呢？如果用普通的IO口，PCB上要好布线一点，如果用PLL输出，FPGA上的IO数据脚的延时与PLL时钟脚的延时差别有多大呢？我用的FPGA的型号是EP3C5E144。

Candlelook 发表于 2010-12-20 10:22:48

那要看你的网卡芯片对这个时钟的要求了
不过还是不建议你用普通的IO来提供时钟 效果会蛮差的 用CLK_OUT引脚会稍微好点
那些延时 Compile的结束的时候可以看到的PCB的板级delay的话 最好算到里面 然后用sdc约束下

bad_fpga 发表于 2010-12-20 11:18:18

我觉得不可以！利就是省事，弊就是无法保证时钟质量，不过我还没听过用IO口做时钟的。。。出来的波形应该不怎么样

NJ8888 发表于 2010-12-20 12:23:10

奇怪XILONX XC3S并无专用时钟输出

oceanx 发表于 2010-12-20 14:24:52

125M高了点，IO可能不行。什么网卡芯片要这么高的时钟啊？
一般的百兆网卡25M就可以了。

h2feo4 发表于 2010-12-20 14:33:02

现代低端FPGA的IO 输出300MHz应该不成问题
IOB支持DDR的，相位对齐也不成问题

seemrain 发表于 2010-12-21 09:23:57

GMII 125MKz CLK，FPGA IO出完全没问题，内部有PLL，什么抖动占空比的都可以搞定了。

whiteazalea 发表于 2010-12-26 19:28:22

可以，但不是很好

minfudianzi 发表于 2010-12-26 20:53:25

一般来说问题不大，很多人都是这么干的；
只要你的网卡芯片能接受就行了。
坏处就是jitter不能保证，用clkout管脚会好些。
页: [1]
查看完整版本: 用FPGA的普通IO口给外部设备提供时钟源行不？