- isplever6.1 软件(未上传成功) 太大2.5G 大家想想办法如何上传! (7篇回复)
- 请问如何在一个周期内判断两个浮点数相加后的符号。 (0篇回复)
- 高手们普及一下电路中的阻抗不匹配会造成反射,是怎么回事(用欧姆定律之类的,越基本越好 (38篇回复)
- PLL(DLL)输出时钟经过与门作全局时钟是否是有害的,ns级别延迟用与门\三态门\偶数个非 (0篇回复)
- 求助!关于LVDS信号的问题! (5篇回复)
- 上个入门级NIOS II C 程序 (6篇回复)
- 初入NIOS 2,问题求教! (11篇回复)
- FPGA 9325驱动程序 (4篇回复)
- verilog中阻塞与非阻塞的范围分别是多大?初学者的困惑! (12篇回复)
- 小数分频器 (6篇回复)
- 请问CYCLONE II(EP2C5Q208)的IO口能直接驱动ULN2803吗 (0篇回复)
- 端午节好! (8篇回复)
- 康奈尔大学FPGA课程2008上线了【恢复】 (27篇回复)
- 有人下载到了Quartus II 9.0正式版的么?请传我一个! (8篇回复)
- 新手求一块FPGA开发板 (10篇回复)
- 请问3S100E是什么样的芯片? (2篇回复)
- 关于spartan3的VCCAUX (3篇回复)
- 关于这种模式怎么做? (7篇回复)
- 新手,问个菜鸟问题,FPGA和CPU用总线方式连接,在FPGA上应该是用AVALON-MM的哪种方式? (2篇回复)
- 传了点资料,讲FPGA中同步设计的重要性。请笑纳! (9篇回复)
- 急求Sram读写问题解决方法 (1篇回复)
- 请大家推荐一下学习Verilog语言的经典教材 (21篇回复)
- 请教,PFGA的IO口是否可设置为1。5V的电平?如图所示,手册上有说明的 (2篇回复)
- 最近为了学FPGA,自己做的板子,手头多余几块,便宜赠送! (15篇回复)
- 电脑主板上没有并口啊 !!!杯具啊!!!哪位大哥支个招!!! (26篇回复)
- 有pudn帐号朋友请帮忙下个东西http://www.pudn.com/downloads171/ebook/detail79141 (2篇回复)
- 艾米电子的那位,问个fpga程序固化的问题 (5篇回复)
- 初学者 请教verilog设计8路彩灯控制器的程序 (1篇回复)
- 有没有大连的,这几天有空的?有偿求助。(FPGA调试) (16篇回复)
- 这个程序 怎么看 大家帮忙看看啊 (0篇回复)
- 大家说用NIOS II做无线传感网的网关速度能行么? (2篇回复)
- 关于格雷码计数器和格雷码转二进制,大家来探讨一下。 (1篇回复)
- 紧急 VHDL语言 帮忙看看 有偿 (0篇回复)
- 多功能处理器 (2篇回复)
- 求DE0_D5M的代码 (0篇回复)
- cyclone 3的问题,到底片子烧了没? (5篇回复)
- 如何解决不焊JTAG接口的6PIN接插件,但又能解决烧写Flash芯片,因为正式做产品时,不希望 (7篇回复)
- 如果只做扩展IO口用,什么型号的片子最适合产品使用。关注性价比。内详,多谢。。。 (0篇回复)
- 请问那些CPLD是非易失性的 (5篇回复)
- 关于always 的敏感信号列表 (9篇回复)
- 请教一下在quartus里如何这样连线。。。。 (3篇回复)
- 可以买到16脚的排阻吗?尺寸为6.5mm*5.3mm,220欧。我上淘宝上问了一圈都没有这个尺寸 (2篇回复)
- PS2遭遇瓶颈 (0篇回复)
- CYCLONE II 的FPGA(EP2C5Q208)的IO口最大能输出多少电流? (0篇回复)
- CPLD温度过高会出现什么状况? (6篇回复)
- 用非阻塞型赋值,占空比不对。 (5篇回复)
- 2010 重磅山寨ARM9系统 (11篇回复)
- 问一个DSP builder的问题 (1篇回复)
- FPGA中如何让信号delay一个ns (8篇回复)
- 新手求助,Verilog编写SPI读取计数的问题 (3篇回复)
- 新手求助 万分感谢 (0篇回复)
- 关于MODELSIM仿真遇到的问题 (2篇回复)
- nios按键中断 (1篇回复)
- 【求助】ModelSim怎么导出波形文件 (2篇回复)
- Synplify综合问题 (0篇回复)
- FPGA上两个IO口,A,B,我把它们同时连接外围器件C一个管脚,能不能让这两个IO口分别在不同 (12篇回复)
- 用ST的M25PXX系列替换ALTERA的EPCS (9篇回复)
- 大家讨论一下"NIOSII和MicroBlaze的优劣?" (4篇回复)
- 一个问题:一个双口RAM的功能可以CPLD或者FPGA内部资源实现设计吗? (11篇回复)
- [问题] 利用 CPLD/FPGA 检查或者读取 IO 的电平,需要怎样的处理? (2篇回复)
- 新手求助,是选xilinx还是Altera呢??? (44篇回复)
- 求教:提升时钟频率后的时序问题,加入signaltap后编译报警,时序紊乱 (2篇回复)
- 跪求用vhdl生成正弦波的问题 (6篇回复)
- 如何还原FPGA原工程(只有几个.v文件,qsf,rbf,sdc文件) (0篇回复)
- QuartusII元件库里面有没有电阻和电容的元器件? (8篇回复)
- 统计一下有多少人在用lattice的片子的 (13篇回复)
- 8个7segment循环显示hello,给个思路,谢谢。 (6篇回复)
- 请教各位:有没有08V8的PLD呢,最近看到个IC型号是AE08V8N 08BSCON01,估计是个PLD因为以 (2篇回复)
- 请教一个计数器的问题 (7篇回复)
- 求助一个 关于QuartusII,编译过程中,出现的LVDS与TTL管脚之间间隔一定距离的问题。 (0篇回复)
- 最近玩FPGA,哪位朋友有XC2S100相关资料 (0篇回复)
- 请教如何倍频!!! (16篇回复)
- 谁知道在quartus9.0里面怎么调试测试模块吗 (0篇回复)
- 数控分频器,编译通过,仿真时为什么没有结果? (1篇回复)
- 简单微处理器的设计.PDF (8篇回复)
- FPGA片内构建大容量FIFO与外置FIFO,哪个成本更低 (11篇回复)
- 有人弄过OPENCORES 的 UART IP 没有的? (2篇回复)
- 谁能帮忙下载一份pudn的文档啊,关于textio的 (2篇回复)
- 【问题】StratixII 器件管教IO电压的问题! (3篇回复)
- RAMB16_S16_S36 与 RAMB16_D16_D36 (1篇回复)
- 晕了 Q2参数化的宏功能模块库双口RAM怎么用? (3篇回复)
- 如果能用JTAG烧写JIC文件的话,那板子可以不画AS接口了吧? (8篇回复)
- 问题:XILINX的USB1型下载线(HW-USB-G),能否用在Spartan6的器件上? (28篇回复)
- verilog数组初始化及双口RAM (3篇回复)
- 哪有altera-modelsim 6.5B下载啊? (4篇回复)
- 老文件在新DEVICE上管脚分配的问题 (1篇回复)
- 求助,才学Verilog很多语法都不清楚。 (8篇回复)
- 频率计:20M的晶振做的频率计可不可以测10M TTL电平的频率 (2篇回复)
- 最近调试BGA焊接的解决办法 (11篇回复)
- ACTEL 交流贴 (5篇回复)
- 求助:Global Output Enable Input pins (6篇回复)
- 求解Verilog中二进制计数和十进制计数用于算术运算的区别?(找到问题所在了,思考算法中 (7篇回复)
- mcu总线到WishBone的转接 (3篇回复)
- cyclone II lvds IO 配置 (1篇回复)
- 请教用VHDL的CCD驱动时序的设计 (0篇回复)
- 320*240 RA8835控制单色LCD 测试 (2篇回复)
- 为什么时序仿真时输出正确结果,换成功能仿真反倒没有输出。 (0篇回复)
- 如何用CPLD来驱动RGB接口的TFT? (4篇回复)
- NIOS 位怎么用? (3篇回复)
- 480*234的26PIN模拟屏用CPLD+SRAM该如何驱动? (1篇回复)