- 教E文的女老师哭了，男老师被打了,学生脑袋开花了！！！！ (14篇回复)
- 很简单的一句话代码，在Altera下编译通过，但是有很多warning，怎么解决啊 (4篇回复)
- 一段别扭的代码,谢谢! (2篇回复)
- 还是阻塞和非阻塞,谢谢 (16篇回复)
- 关于 excalibur.h 头文件 求助 (1篇回复)
- 请问 quartus 6.0 里怎么连接"总线"和"分线"啊？【恢复】 (3篇回复)
- 均匀随机分布问题,谢谢! (8篇回复)
- 布尔表达式化简—求教 (1篇回复)
- 请问EPM240驱动74HC595逻辑该怎么写 (1篇回复)
- Altera quartus ii 72编译时出现内部错误 (2篇回复)
- 大牛们，求助~~~~~程序调试出现：Warning (14130): Reduced register "tx_data_re (1篇回复)
- 关于CPLD_XDS510仿真器的源码问题 (1篇回复)
- EMP3256ATC 芯片能加密吗 ? (6篇回复)
- 找不到编程方式 啊 急急！ (3篇回复)
- 关于"时延" (1篇回复)
- 求助 用Quartus II软件做电路图怎样外接RC 或者外接射随器 (3篇回复)
- 紧急提问：Stratix II的核电源对地的直流电阻 (6篇回复)
- 猜猜看，这是什么模块？ (3篇回复)
- 急~~请教关于USB Blaster 和quartus连接问题 (3篇回复)
- 偷懒了，问个问题：lattice的M4A5系列用什么开发环境？ (2篇回复)
- 帮忙看下这个bom 能在哪里全部买到啊？ (1篇回复)
- 有报酬 请高手给看看这些程序 给注释下 (9篇回复)
- VHDL有什么方法在上电后初始化某个变量，只执行一次？ (1篇回复)
- 怎么那些公司都么有64K X 8位的sram？？ (2篇回复)
- SOPC设计IO设置问题 (2篇回复)
- 请问MAXII系列的擦写寿命为多少 (4篇回复)
- 请高手给看看这些程序 (2篇回复)
- VHDL心得与讨论：关于在不同process里控改变同一个变量 (2篇回复)
- 把51核，74hc573,ram62256,能否做到一个大规模的cpld里面，不太会用fpga (14篇回复)
- [求助]NIOSII中C文件始终执行不了 (2篇回复)
- 请教 Xilinx 的原理图编辑器能否一次只删除一个网络的一部分？ (1篇回复)
- 请教，关于CPLD上电的问题 (5篇回复)
- 大家开发EPM240用什么开发软件啊？貌似maxplus不支持这个芯片的 (3篇回复)
- CPLD EMP240的下载次数有多少啊 不会是100次吧 (8篇回复)
- 哪位能发一个能用的maxplus，网上找的一塌糊涂，彩虹老师好像有，能传个啊，谢谢 (6篇回复)
- 请教一下，Xilinx有没有什么工具能直接设计CPLD底层？例如手动配置每个交叉开关？ (3篇回复)
- FPGA USB (3篇回复)
- 算是广告不过上面好东西不少、、、我要上面的是ByteBlasterMV.PCB|ByteBlasterMV.Sc (2篇回复)
- BBII的原理图 (1篇回复)
- 请教 大家帮忙看一下这种逻辑应该怎么做 (8篇回复)
- 请教 大家帮忙看一下这种逻辑应该怎么做 (7篇回复)
- FPGA程序下载问题 (1篇回复)
- 爆破 GAL 16v8 (6篇回复)
- 请教 大家帮忙看一下这种逻辑应该怎么做 (1篇回复)
- 在FPGA里如何将8位并行数据转化为LVDS信号问题？ (3篇回复)
- 请教关于NIOS程序下载方式的问题 (5篇回复)
- 请问Cyclone系列的fpga抗干扰能力如何？在工业现场使用是否存在问题？ (1篇回复)
- 请问EP1c6Q240和EP1C6T144有没有停产？ (2篇回复)
- 在网上弄的一个简单控制LED 的Verilog，编译出错，请指教【恢复】 (3篇回复)
- 请教：VHDL如何将输出数据保持？ (5篇回复)
- XC95108--1602--显示时间 (5篇回复)
- 求助 菜鸟在线等回复 单独用51控制led点阵屏显示和用51与cpld的组合显示led点阵屏 (2篇回复)
- 推荐最便宜CPLD/FPGA开发板 (10篇回复)
- 求教：YCbCr如何转为灰度图 (7篇回复)
- 请问各位大虾，学习verilog hdl 语法的方法和途径？ (8篇回复)
- 共享：CPLD数字电路开发平台指导书 【恢复】 (12篇回复)
- 请问那位有多余的“cpld-psp液晶”板子转让？ (7篇回复)
- 推荐几个好点的CPLD网站吧 (1篇回复)
- Verilog 教程 下载 (26篇回复)
- 请教怎么用verilog来实现脉冲信号 (3篇回复)
- SOPC问题 (2篇回复)
- 哪位朋友有maxplusII10.2安装文件,帮传一下里面的SETUP.EXE文件, (2篇回复)
- EPM3032A使用QuartusII的哪个版本可以开发 (7篇回复)
- 求助：为什么我自定义的SRAM不能够设定为Exception Vector (1篇回复)
- [FPGA][NiosII]SDRAM使用心得 (8篇回复)
- fpga数据线资料 (3篇回复)
- 关于可编程逻辑器件的选择？ 有没有4-5元价格以内的贴片？ (13篇回复)
- 请教CPLD很菜的问题，望大家不吝赐教 (6篇回复)
- EPM240做这些东西资源够吗？ (8篇回复)
- 为什么ISE经常出现Cannot fit the design into this device.？？ (2篇回复)
- 【求助】可以用CPLD+晶体产生时钟吗？ (6篇回复)
- 求助：如何用MCU-CPLD将PC产生时钟内容显示在数码管上 (1篇回复)
- 有没有人分享十天学会CPLD【恢复】 (7篇回复)
- 谁能推荐一款带一体化红外接收头的FPGA开发板？ (2篇回复)
- 谁这块开发板（ezniosdk1c1v0）的光盘资料？内附图片。 (2篇回复)
- 上传一个产生音乐的东东（VHDL）【恢复】 (12篇回复)
- 给初学者的一建议 (14篇回复)
- cpld的一个I/O口串行送数,有没有比这个 更优化的方法了? (5篇回复)
- epm240到底可以用多少个REG?怎么我用了256个还没报错? (4篇回复)
- 交作业啦！学了VHDL2个月，交个控制电梯作业，请各位指教一二！先谢谢啦 (2篇回复)
- 帮忙朋友问问 ALTERA7128 的解密，怎么收费？ (3篇回复)
- 请教ＬＣＤ驱动,谢谢 (4篇回复)
- 怎么调用一个signal counter:std_logic_vector(31 downto 0);里的高1位和高2位？ (3篇回复)
- 那位做过视频信号的处理呢？亮度对比度等调节 (6篇回复)
- 请大家帮帮忙 (1篇回复)
- 有个同事在学CPLD/FPGA，看到引脚超多，不知道有什么好推介，引脚少点，便宜点的（注：在下对这 (1篇回复)
- 阻塞和非阻塞 (26篇回复)
- 怎么用mega8内部的1M RC振荡 (1篇回复)
- cpld不用外部时钟也能工作？ (11篇回复)
- 急招Verilog人才，可以兼职或外包 (6篇回复)
- 请教：verilog HDL中的施密特触发器 (3篇回复)
- 请教把一个8位的数据如何右移，语法上是怎么写的？ (3篇回复)
- 周立功对ACTEL FPGA开发板99元促销............... (10篇回复)
- EPM240T100C5N,EPM240T100I5N,在低温下都有问题 (13篇回复)
- 求教EPM240系列的型号后缀的含义【恢复】 (3篇回复)
- GIF格式 (1篇回复)
- CPLD扩展IO求助(CMU扩展100个双向IO) (1篇回复)
- ise 使用过程中遇到的问题! (4篇回复)
- 老师要我做个fpga的串口通讯设计的论文，请求介绍几本好书 (2篇回复)
- 发现咱们这里FPGA气氛越来越好浓了【恢复】 (1篇回复)