论坛首页 › FPGA › 一段别扭的代码,谢谢!

armwork 发表于 2009-6-16 11:26:59

一段别扭的代码,谢谢!

代码功能如下:

当条件A满足时,输出信号signal为1；延时一段时间后signal变为０．

always @ (posedge clk)
   begin
      if (A)
         begin
            signal<=1;
            cnt<=0;
         end

      if (signal)
         begin
         
end
   end

armwork 发表于 2009-6-16 11:30:28

代码功能如下:

当条件A满足时,输出信号signal为1；延时10个时钟后signal变为０．

always @ (posedge clk)
   begin
      if (A)
         begin
            signal<=1;
            cnt<=0;
         end

      if (signal)
         begin
            cnt<=cnt+1;
         end

      if (cnt==10)
         signal<=0;
         
   end

上面的代码总觉得别扭，用示波器看了，signal波形有遗漏．

谢谢

zcllom 发表于 2009-6-16 11:41:38

先用modelsim看看。

查看完整版本: 一段别扭的代码,谢谢!