- 2023-01-10起，阿莫论坛提供：辉瑞paxlovid与印度仿制药的借出应急服务 (43篇回复)
- ZYNQ 的PL 的IO大家用的时候都有外部串电阻吗？ (16篇回复)
- 请教坛友，Xilinx 7系列的Serdes收发可以不同协议吗？ (3篇回复)
- 用FPGA对图像90度旋转，是不是对DDR带宽要求很高？ (10篇回复)
- 请坛友推荐一下VBO接口的桥接芯片 (0篇回复)
- 有对FPGA实现PCI协议感兴趣的吗，免费送几块空板PCB！！ (28篇回复)
- 有没有用过ISE里面的PCI的IP核(sungan用过吗ISE里的吗？)，我用的版本是8.1的，为什么不让 (8篇回复)
- 请教大家，实现图像Scaler是否一定要挂DDR呢？ (6篇回复)
- riscv的编译环境要怎么安装和用起来？请坛友分享一下使用技巧 (50篇回复)
- 一个EP4CE10F17c8的FPGA模块例化问题 (8篇回复)
- FPGA module实现一个功能需要几个百输入输出，怎么写比较优... (17篇回复)
- 请教大家，FPGA的收发器，能当成逻辑分析仪用吗？ (2篇回复)
- 关于Xilinx的高速bank的使用【标题不合格】 (2篇回复)
- 为什么中国的FPGA厂家数量比全球加起来都多？ (45篇回复)
- 有没有坛友试过，xilinx的xc7z010能否当xc7z020用？ (5篇回复)
- 请问一下，有AD9822/AD9826跟FPGA/CPLD的设计、程序参考吗？ (2篇回复)
- 求助 zynq驱动usb3320芯片，cpen管脚一直低导致无5v电压输出 (11篇回复)
- 发一个最新的modelsim-win64-2019.1-se (13篇回复)
- microblaze复位不启动会是什么原因呢？ (1篇回复)
- LVDS代码设计，非常有用的参考，有verilog和VHDL两个版本 (1篇回复)
- lvds参考设计（xilinx) 高速串并转换 (1篇回复)
- FPGA实现LVDS信号输出 LCD 控制器 verilog (1篇回复)
- LVDS的应用的Verilog HDL源代码 (1篇回复)
- 求 Quartus Prime Standard 22.1 .2的和谐文件 (2篇回复)
- 请教一下，xilinx的FPGA能在程序里读写配置芯片吗？ (6篇回复)
- 现在还有人用Altera吗，性价比对比Xilinx怎么样？ (5篇回复)
- 请教，单端晶振可以用电阻网络转成差分，给fpga用吗？ (2篇回复)
- AXIS这种接口读片内block memory，接口逻辑怎么设计比较好？ (12篇回复)
- 请教下大家xilinx量产的话，芯片怎批量烧录程序？ (11篇回复)
- 想搞FPGA做技术储备，应从哪块学会容易一点？ (12篇回复)
- 现在国产FPGA做的好的有哪些家啊？ (8篇回复)
- 发个移植SOEM驱动ETHERCAT接口的松下A5伺服代码 (4篇回复)
- 哪位大神有易灵思的资料 (5篇回复)
- 承接FPGA mipi/rgb/lvds/bt1120等相关接口桥接项目 (16篇回复)
- 常用于 fpga电源设计 的 TLV62130RGT 有没有 兼容的替代芯片？ (15篇回复)
- Spartan6 战神3 FPGA开发板硬件资料 (4篇回复)
- 求Cyclone® V SoC FPGA资料 (1篇回复)
- vivado的Video PHY Controller，时钟选择为啥不起作用？ (2篇回复)
- 请教大家，有没有可以替代xilinx zynq系列芯片的国产FPGA (7篇回复)
- 请教一下PCIE读DDR的逻辑 (4篇回复)
- 体验了一下高云的FPGA，感觉挺不错 (34篇回复)
- vitis编译MB软核程序，有优化选项可以设置吗? (5篇回复)
- 怎样证明 一个 生产者-消费者 系统 (fifo)的性能满足要求？ (8篇回复)
- 有没有人在FPGA上部署过神经网络模型？ (5篇回复)
- 移相器a_verilog_输入信号的相位移动相应的度数 (1篇回复)
- 请教Verilog一个错误处理方法 (8篇回复)
- 请大家推荐，LVDS转eDP的接口芯片，能支持到8.1Gbps的 (4篇回复)
- 请问 Xilinux 的FPGA -2芯片可以使用-1速度等级的代码通用吗？ (5篇回复)
- verilog FPGA dsp6713之HPI主从通讯 (1篇回复)
- xilinx spartan6系列FPGA的HPI使用例程，亲测可用 (1篇回复)
- 关于verilog中的generate语句,帮忙看下这样写能综合吗？ (2篇回复)
- 求助，在实际的zynq项目上使用Petalinux还是自己构建？ (9篇回复)
- FPGA 一块代码有的执行有的不执行？ (15篇回复)
- 最近做了一块AGM FPGA实验板---谈国产FPGA的使用感受 (104篇回复)
- 关于FPGA的IP核破解经验分享 (38篇回复)
- Xilinx IP核解密源码 (76篇回复)
- F想使用PGA+ARM做超声设备，哪个方案可行？ (113篇回复)
- vivado编译时，有办法多核并用吗，感觉只有一个核在工作 (3篇回复)
- ARM和FPGA大量数据交换，接口该如何设计？ (5篇回复)
- Vivado综合时报错Undriven nets，一般是什么原因？ (10篇回复)
- vivado2017.4工程，ZYNQ PL采集AD7606，做FFT (2篇回复)
- Xilinx的HDMI2.1 IP，帧率调高后，图像跳动，怎么解决呢？ (14篇回复)
- 请教VIVADO支持QSPI的国产flash芯片 (3篇回复)
- 开源ZYNQ AD9361/9363开发板EagleSDR Pi (78篇回复)
- 通过USB接口实现FPGA的SelectMap配置 (1篇回复)
- SJA1000T-Basic-Can-Verilog (1篇回复)
- 基于FPGA及sja1000的CAN总线通讯 (1篇回复)
- sja1000的FPGA驱动和应用程序（207mb） (1篇回复)
- 无线通信fpga设计[田耘等编着][书籍+程序源代码] (1篇回复)
- 为什么用FPGA实现HDMI2.1需要这么多种时钟芯片辅助？ (4篇回复)
- 请教这段verilog移位异或程序有没问题？ (2篇回复)
- FPGA控制QSPI Flash及Verilog程序.docx (1篇回复)
- FPGA控制nand_flash读写测试，仿真测试，nand_flash.zip (1篇回复)
- 请教大家，FPGA驱动HDMI接口，一定要加Retimer芯片吗 (10篇回复)
- 请教: 有国产运放可以替换AD8138的吗, 谢谢 (6篇回复)
- zynq的bank34、35的任意差分对IO是否都是支持tmds，HDMI输出 (2篇回复)
- GTH接收端在无数据传入时，ILA监测有无规则的乱码 (3篇回复)
- 【已解决】移植XILINX官方的HDMI2.0 IP后输出4k60图像会有细微噪点 (20篇回复)
- Xilinx 下载器 Digilent JTAG-HS3 所有资料 (143篇回复)
- sony IMX172 的曝光时间应该怎么控制呢，我想让图像亮一点 (6篇回复)
- 锁相环设计,仿真与应用（第5版）中文.pdf 国外著名教材的翻译 (1篇回复)
- 请教下 ZYNQ 在SDK下在线调试 printf 可以从JTAG输出吗？ (3篇回复)
- 最近Lattice IP核服务器一直连不上大家有没有遇到类似问题 (0篇回复)
- LATTICE Diamond 3.11 Make license Gen (1篇回复)
- SVPWM在基于DSPFPGA的Z源逆变器中的应用 (1篇回复)
- BGA封装FPGA芯片焊接 (35篇回复)
- Display Port 1.4 spec，英文版，详细介绍Display Port 1.4协议规范 (1篇回复)
- 在FPGA上进行Norflash的工作验证，通过擦，写，读进行测试 (1篇回复)
- 请教下FPGA的PIN脚连接 (1篇回复)
- 请教：VIVADO添加国产flash，下载固件 (4篇回复)
- 如何做FPGA验证 (1篇回复)
- 外部输入3.3V电平的200MHz频率信号，有没有一个合适的分频芯片？ (10篇回复)
- 请教：FPGA无法从flash加载启动 (6篇回复)
- 我的FPGA第一贴,Quartus 2 9.0的版本,为何烧录老是卡成翔啊? (11篇回复)
- 求一个Libero IDE的安装包 (1篇回复)
- 基于soc fpga的linux系统丢数问题？ (10篇回复)
- 发现现在的FPGA论坛都不太活跃啊 (22篇回复)
- 硕士论文共享，很多很多。。 (650篇回复)
- 吐槽一下，xilinx的vivado开发环境太难用了 (11篇回复)
- 有朋友做过CR成像系统吗？合作或者有偿咨询 (0篇回复)
- 500MHz采样率下的线性调频信号的解调能达到实时吗？ (4篇回复)