ibq3100 发表于 2009-3-6 00:57:35

请教：verilog HDL中的施密特触发器

http://cache.amobbs.com/bbs_upload782111/files_13/ourdev_423880.png
(原文件名:QQ截图未命名.png)

以下的代码能实现上面的施密特触发器吗？
input vi;
inout vo1;
output vo;
not (vo1,vi),(vo,vo1);

jaff 发表于 2009-3-6 09:36:37

在FPGA中电阻无法实现，纯靠数字逻辑不能实现电平阈值的判断
而且将电阻外接也是不行的，因为FPGA基于LUT，并非实实在在的非门G1、G2
某些型号的逻辑器件设计了带有施密特触发器的IO

ibq3100 发表于 2009-3-6 16:12:44

楼上的，谢了

neu_blur 发表于 2009-3-19 20:41:05

ALTERA的cpld和fapga大部分都可以把端口设置为史密斯触发型的
页: [1]
查看完整版本: 请教：verilog HDL中的施密特触发器