FPGA中如何让信号delay一个ns
LCELL的delay是不确定的,受很多因素影响,而且大于1ns,欢迎大家来讨论~~能不能用锁相环产生的时钟的相位差呢 期待牛人。 回复【1楼】tear086 .COM 缺氧
-----------------------------------------------------------------------
骏龙的工程师说:没有什么好办法 告诉你一个好办法,用carry chain做 共同期待牛人。 回复【3楼】fenglouto
-----------------------------------------------------------------------
请讲一讲 要延时1ns做什么?
只能纯手工布局布线了。而且这两个信号的全局布线还必须非常谨慎。 对, 确实要手工布线,而且还只能用比较高端的FPGA,因为这样的carry chain延时才比较固定,而且每级能控制在ps的范围。手工布线不是很复杂,就是比较麻烦,要用LUT原语实现,不能写verilog代码,具体的位置在约束里指定就可以了。具体的实现可以google 进位链实现TDC,有这样的论文。
页:
[1]