- 求瑞芯科技Xilinx CPLD开发板 的资料 (2篇回复)
- Verilog大虾帮我看下这段代码,下载后怎么会出现这样的问题? (2篇回复)
- Altera的 EPM3256 的CPLD,能不能嵌入个什么核进去啊?~~~ (7篇回复)
- 记得以前有一个21eda fpga开发板资料的帖子,找不到了,哪位帮下或是哪位有这个板子的 (1篇回复)
- xilinx ise 不能修改工程路径 (1篇回复)
- 请高手指教一下 FPGA分频计数的问题 (3篇回复)
- CPLD能直接驱动继电器吗 (4篇回复)
- 求绝世高手帮忙简化几行C语言代码 (37篇回复)
- 关于EPM3064A方面的新手求教 (5篇回复)
- AD9954+2片sdram+fpga (5篇回复)
- 求救,哪位大虾用FPGA做过语音合成的实验? (0篇回复)
- 山东省“高教杯&xilinx”C题 (4篇回复)
- 用没有人用ALTERA大学计划的SD卡IP核? (3篇回复)
- 关于 at24c02控制模块 - inout端口仿真失败 { 救命!这是怎么一回事 ... } (7篇回复)
- 大侠们帮助一下----Verilog 编写8位加法器 (5篇回复)
- 做fpga nios开发,编译速度跟电脑的哪个部件关系最大? (11篇回复)
- EPM240系列 如何从命名上看出是工业级的 EPM240T100C5是不是啊? (7篇回复)
- 帮忙看看为啥报错 (2篇回复)
- 请问谁知道有PCIe x8的金手指保护套吗?塑料的 (0篇回复)
- 我的Quartus10.0浏览不到文件,是怎么回事 (3篇回复)
- [求助]TimeQuest时序分析器使用步骤 (2篇回复)
- 郁闷,买了一个周立功的SmartPRO X5编程器超级贵,居然不支持大容量flash,各位同好能给我 (11篇回复)
- 有CPLD经验的师傅们指点一下 (22篇回复)
- 求助!寻5V供电的逻辑器件 (6篇回复)
- 刚学fpga,请教cyclone III 怎么控制PLL? (3篇回复)
- 体会ADC+FPGA实时处理信号的威力 (21篇回复)
- Quartus 10.0 SP1 release (11篇回复)
- 对FPGA认识、学习和进阶(转载《技术人生2009特辑》) (13篇回复)
- 求助:SOPC中CPU的硬件浮点单元如何使用 (3篇回复)
- 求助:ISE10.1中V4器件太少,是啥原因? (3篇回复)
- 用modelsim仿真pll输出频率问题? (0篇回复)
- 最近做一个项目 采集50hz正弦波数据 6通道 每个周波180点采样 (39篇回复)
- SOPC下载的问题。 (0篇回复)
- 请问哪位高手对 高教社&xilinx杯“安徽赛” 的C题目有思路啊? (7篇回复)
- 对modelsim的一些疑问~ (2篇回复)
- 郁闷中 ... 最近软件一直人品! (8篇回复)
- 非易失性存储器M48T18-150PC的数据坏了。 (0篇回复)
- ATF16V8的编程软件,Atmal公司的 (5篇回复)
- 自学FPGA中,请帮我看一下下面这个代码是什么问题啊?谢谢 (8篇回复)
- 求助:chipscope configure失败 (0篇回复)
- 那位用过ise 为啥添加了一个DDS ipcore 综合时说无法找到 (2篇回复)
- CPLD 的VHDL语言中,双向IO数据问题 (4篇回复)
- 求高手指点一个CPLD的问题 (3篇回复)
- 双向总线输出仿真问题? (2篇回复)
- USB BLASTER 安装问题。。。 (17篇回复)
- USB Blaster 不能识别了!!! (7篇回复)
- 想入手 USB Blaster 有几个疑问,明白的朋友请进 (11篇回复)
- 求一好点的 ALTERA ByteBlaster II 下载线原理图 (3篇回复)
- 拜师学艺,谁收了我吧,方向是CPLD&FPGA... (17篇回复)
- 计划购买fpga和arm的开发板,请推荐 (4篇回复)
- 想用ALTERA FPGA实现JPEG和H264功能,发觉困难不小,各位给点好建议 (11篇回复)
- 能不能推荐个便宜点的fpga开发板 (2篇回复)
- 最低功耗,最小封装,防破解CPLD/FPGA产品选型手册 (6篇回复)
- 请问有没有知道在VHDL语言中有没有math库函数啊?如果有的话,要求一个数的平方根应该怎 (4篇回复)
- 用CPLD+SRAM驱动TFT的问题。 (2篇回复)
- 求 FPGA读取sdram的程序希望是vhdl语言的,在线等,各位大哥谢谢了! (2篇回复)
- SDRAM上电瞬间如何保证其能稳定工作?现我有个项目出现这样的问题,希望大家指点一下 (2篇回复)
- 求助,如何同时用两个FPGA串联起来 (6篇回复)
- Verilog语言if-else 的使用,在quartus中仿真出了问题 (0篇回复)
- 请问有哪位高手分享一下高教社&xilinx杯“重庆赛”区所做出的成果~~谢谢了 (0篇回复)
- 重庆竞赛题目是什么啊 (6篇回复)
- 玩FPGA的同学很多啊!我也发和帖子,FPGA是其中一部份,大家多多提建议啊! (0篇回复)
- 很纠结的一个问题,NIOS 程序两种写法 运行结果大不相同,令人费解!!! (1篇回复)
- CPLD和FPGA的功耗哪个大一些 (11篇回复)
- 谁用过quartus 10, 有没有问题啊? (14篇回复)
- 关于行货、水货、欧货(O货)的认识,希望各位网友不要上当受骗。 (23篇回复)
- 请教verilog HDL阻塞与非阻塞的理解~~ (5篇回复)
- nios下载程序出问题,下载了不运行,但是仿真就可以,郁闷 (13篇回复)
- NIOSII数码管显示出错了··· (0篇回复)
- 请问单片机配置 NIOS II 到FPGA SDRAM里? (1篇回复)
- 40M的脉冲能用普通线传输吗? (0篇回复)
- 真诚请高手点拨! (11篇回复)
- 请问:global clock ,global oe ,global clear ,DED input 信号可以做普通输入引脚 (3篇回复)
- 上传一个FPGA做的视频叠加处理,用单片机配置FPGA 高手分析一下FPGA实现算法 (10篇回复)
- 请教TFT屏的DE驱动方法 (2篇回复)
- ise中No design units detected in file这样的 错误怎么解决 (0篇回复)
- 请问altera的FPGA的ROM表有简便点的存储浮点型数据方法没? (2篇回复)
- 怎么约束才能在Libero IDE v8.5生成我需要的逻辑组合? (1篇回复)
- IP核的结合问题,还请指教 (8篇回复)
- altera的FPGA使用问题 (0篇回复)
- 求助 新手写的Verilog HDL,求修改 (4篇回复)
- 请教关于使用DSP builder出现的一个错误 (1篇回复)
- quartus II 10.0 很不稳定~ (13篇回复)
- 请问 ALTERA Cyclone III LS 售价? (3篇回复)
- 问各位 regAddr <= 8'd0; 中的8是什么意思? (7篇回复)
- cpld/fpga的功耗 (6篇回复)
- 使用Altera的Emp240内部复位功能 (3篇回复)
- [分享] 延时器的写法 (1篇回复)
- 可以JTAG下载程序到ep2c8,但是采用JTAG间接方式对EPCS4却无法下载程序,为何? (3篇回复)
- 下载FPGA程序到EPCS4,是否必须将MSEL1设置为vcc? (4篇回复)
- 怎么画一个FSM? (1篇回复)
- 请教ISA总线与FPGA通讯问题~ (9篇回复)
- 求助:EP3C16Q240原理图和PCB封装,protel格式 (1篇回复)
- 浏览器讨论讨论 (1篇回复)
- 为什么NIOS调试时会出现这样的信息? (4篇回复)
- 请高手给点建议,想用在CPLD中做一路PWM输出(对速度没要求)。 (23篇回复)
- 发个网站,关于FPGA的,很适合新手。 (7篇回复)
- 在AS模式下,用BLASTER下载NIOS软核到EPCS4,校验失败 (3篇回复)
- 请教一个CPLD驱动TFT的严重问题. (8篇回复)
- ISE 10.1 下载到Spartan-3E问题 (2篇回复)