谁用过quartus 10， 有没有问题啊？
如题不知当前哪个版本最好用 ？软件太大，用到的器件最多也就到 Cyclone III，
哪个早期版本支持这类器件又比较稳定bug又少？
谢！ 好不容易下了个91sp2 解压缩后不能安装是不是得先装91？
另modelsim 的ae和ase有何区别? 从这里下载的
ftp://ftp.altera.com/outgoing/release/ 9.0最好用了如果只用Cyclone的话
91sp2的肯定得先装91和91sp1
ase不要license 只做逻辑项目的话，用Quartus II 8.1就OK了，CII、CIII都支持。 C3的片子Q2 8.1够用了，但是为了追逐新的软件，可以尝试下10.0，不过就目前来说bug还是非常多的。 回复【3楼】wind_badman
9.0最好用了如果只用cyclone的话
91sp2的肯定得先装91和91sp1
ase不要license
-----------------------------------------------------------------------
9.1 和9.0都要装的话每个又是2个多G啊
天呐
ase不要license，功能上和ae一样么？
是不是这样
ae是通用版本，ase是altera的专用版本？ 回复【4楼】tear086 .COM 缺氧
只做逻辑项目的话，用quartus ii 8.1就ok了，cii、ciii都支持。
-----------------------------------------------------------------------
回复【5楼】p.nicholas
c3的片子q2 8.1够用了，但是为了追逐新的软件，可以尝试下10.0，不过就目前来说bug还是非常多的。
-----------------------------------------------------------------------
8.1开发NIOS2怎么样？ 回复【7楼】McuY
-----------------------------------------------------------------------
做Nios II软核应用的，可使用9.1 SP1（QII 91+91SP1、NII 91+91SP1，5.7GB）、10.0（QII 10.0、NII 10.0，4.4GB）的Nios II SBTE，推荐使用这两个版本。
-------------------------
我在淘宝货物上面写的说明：
关于例程的几点说明
1 本次例程的编写采用的是Altera Quartus 10.0 和 Nios II SBTE 10.0。
Q1：为什么使用10.0的开发套件？
A1：根据以往经验，Altera的最新发布的套件，其软硬件开发速度，较之以前版本有很大提升；此外还会加入更多的器件支持；当然有时也会有点BUG。
Q2：Quartus 10.0取消了自带的仿真功能，那我们怎么仿真呢？
A2：可以安装Modelsim_Altera入门版（免费），编写testbench来仿真所用模块。此外编写testbench是学习HDL的基础，大部分的工程项目都必须先写testbench进行测试和验证，而Quartus II和Maxplus II自带的仿真功能则是非常之简单与不实用。
Q3：Nios II IDE和Nios II Software Build Tools for Eclipse（SBTE）有什么区别？
A3：单从编译速度方面来讲，IDE在常见的双核CPU平台上工作得非常非常慢；相比较，SBTE的速度提高了若干倍。从其实质上讲，IDE是一款完整的软件，SBTE则是Nios II在Eclipse中的一个外挂；相比较于硬件公司ALtera开发的Nios II IDE，某知名软件巨头旗下的Eclipse自然优化了许多。
2 逻辑例程使用的HDL为Verilog HDL；软核例程为C语言。
Q1：为什么逻辑例程都是采用HDL来描述，而不是采用原理图方式来描述？
A1：因为HDL的移植性比较强，可灵活配置和复用；而原理图方式只能在Quartus II中使用，不利于移植到其他器件。虽然说原理图方式比较直观；但是HDL经过编译以后，查看RTL视图，其输入输出关系也是比较直观的，同时还可以查看相应模块的RTL代码综合是否正确，便于调试和优化。
Q2：为什么本店例程的HDL都是Verilog HDL，而不是VHDL？
A2：各种HDL孰优孰劣，没有讨论的必要。本店设计人员先接触的是Verilog HDL，先入为主，因而乐于使用Verilog HDL。对于VHDL用户，我们提供Verilog和VHDL互转软件，将Verilog HDL代码转移至VHDL形式，以供参考。
Q3：本店的Verilog HDL输入输出声明，为什么和有的教科书所述有所不同？
A3：本店所有Verilog HDL代码均严格按照Verilog HDL 2001标准编写，较之于Verilog HDL 1995，许多优秀的特性被添加，适合RTL描述。同样，VHDL也有新的标准VHDL 2008。而这些都能为Quartus II所支持的。
3 本店所有例程均为精心编写，注释翔实；适合研究练习。
Q1：本店逻辑实验例程为何比较少？
A1：本店例程是针对最新发布的简易接口板，精心编写。虽然例程比较少，但是条理清晰，注释翔实，非常适合学习研究。此外，本店例程不能代替必要的HDL语法、数字电路、微型计算机原理、数字信号处理等课程的学习。我们推荐FPGA爱好者借阅或购买相关工程教科书，认真学习FPGA相关知识。本店例程仅为抛砖引玉，不能被当作主要学习材料。
关于注释的一点说明
由于Quartus II 10.0无法显示中文，部分例程采用英文注释。但是精力有限，仍有部分例程仍保持为中文注释。请用户原谅。
Q：如何查看例程的中文注释？
A1：使用记事本或其他文本编辑工具（如Notepad++），单独打开源文件，即可查看中文注释。
A2：[原创].关于使用QII 10.0编译器无法编辑和查看中文的问题一个变通解决方案.
http://www.cnblogs.com/yuphone/archive/2010/07/20/1781496.html 谢楼上 版本是越来越高啊现在！ mark mark! 10.0的SignalTap II 有bug，unsigned line chart格式的波形查看不鸟~~
不过sp1已经修正了~ 唉，9.0的BUG还一大堆，又出了个10.0。服了altera了。
页:
[1]