wuyongqing1960 发表于 2010-9-8 10:50:23

求助，如何同时用两个FPGA串联起来

大家好，小弟虚心请教各位，如果我要同时用两个CYCLONE的FPGA，我看芯片手册上的连接方法，图我传上来
我的问题是：一个是主FPGA，一个是从FPGA，主FPGA的MSEL=00,而从FPGA的MSEL=01,当配置主FPGA时，是用AS模式；当配置从FPGA时，用PS模式，我的理解是这样的，请问对不对？
还有个问题，当我要对两个FPGA进行JTAG调试时，是像单个FPGA一样，只需下进去程序就可以调试两个FPGA吗？
谢谢！
http://cache.amobbs.com/bbs_upload782111/files_33/ourdev_581170LX9F3N.JPG
主，从FPGA (原文件名:手册上的连接.JPG)

wind_badman 发表于 2010-9-8 11:42:38

回复【楼主位】wuyongqing1960
-----------------------------------------------------------------------

先配置主FPGA，主FPGA配置完了后，主FPGA的nCEO信号拉低，从FPGA nCE拉低后，Serial Configuration Device 开始配置从FPGA。
这个样子的话，都是AS模式，只是两个FPGA这样接，Mode Select 需要这样设置。

JTAG的调试的话，要看你的JTAG链是怎么接的 TDI TDO

wuyongqing1960 发表于 2010-9-8 11:52:23

回复【1楼】wind_badman
-----------------------------------------------------------------------
谢谢您的回复！

您说图上面的都是AS模式，下载完主FPGA后，如何将主FPGA的nCEO拉低呢？是在Device and Opion中设置吗？

JTAG是手册上那样TDI连TDO，那调试的过程是怎样的呢？是将程序先下载到主FPGA中，然后再下载到从FPGA中吗？

NJ8888 发表于 2010-9-8 12:03:14

JTAG调试，程序会有链上所有器件，选想要的下对应程序

wind_badman 发表于 2010-9-8 12:32:10

回复【2楼】wuyongqing1960
-----------------------------------------------------------------------

主FPGA配置完后 会自动拉低的

我没看手册，不知道是哪样。额 不过应该是先下到主的，再到从的（你看下手册确认下JTAG链的走法）。

wuyongqing1960 发表于 2010-9-8 12:51:54

回复【4楼】wind_badman
-----------------------------------------------------------------------

非常感谢

wuyongqing1960 发表于 2010-9-8 12:53:04

回复【3楼】888888888888
-----------------------------------------------------------------------

明白了，谢谢!
页: [1]
查看完整版本: 求助，如何同时用两个FPGA串联起来