新手问fpga时钟的区别?
http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_604761PHXTSA.JPG(原文件名:1.JPG)
如图!ep2c8有很多个时钟引脚,有什么区别吗?为什么有的连接有的悬空? ddd! 回复【1楼】embeddev
-----------------------------------------------------------------------
都是全局时钟引脚,用到的就连接,不用的就不接,这有什么奇怪的么 为什么接这麽多呢?比如说clk0有管辖范围之说吗? 你看看这个器件的PDF,看时钟一章。
全局时钟,我以前在书上看到延时最小,还有说到连到内部的触发器时钟、还是什么的到所有的触发器的线一样长。
还说线到芯片区域,然后到其他每个触发器输入线长一样长,保证到到达的时间一样。
其他:
A的长线资源,X短线资源丰富,这样可以解释为什么一些复杂的设计X为什么容易布通,网友说的 可否同时接2个晶振,如何区分? ddd! 可以的,可以接很多晶振 那样怎么确定那个引脚使用那个时钟呢?比如
always @(posedge clkor negedge rst_n)
这个clk定义为ep2c8q208 的pin_28,怎么确定它的时钟源是哪个晶振呢? 那就是pin28接的晶振啊…… 看PDF datasheet
页:
[1]