新手问fpga时钟的区别？

embeddev · 发表于 2010-12-15 10:14:48

(原文件名:1.JPG)

如图！ep2c8有很多个时钟引脚，有什么区别吗？为什么有的连接有的悬空？

embeddev · 发表于 2010-12-15 10:59:05

ddd!

jlqamark · 发表于 2010-12-15 11:30:56

回复【1楼】embeddev
-----------------------------------------------------------------------

都是全局时钟引脚，用到的就连接，不用的就不接，这有什么奇怪的么

embeddev · 发表于 2010-12-15 12:00:31

为什么接这麽多呢？比如说clk0有管辖范围之说吗？

zgq800712 · 发表于 2010-12-15 12:04:29

你看看这个器件的PDF，看时钟一章。
全局时钟，我以前在书上看到延时最小，还有说到连到内部的触发器时钟、还是什么的到所有的触发器的线一样长。
还说线到芯片区域，然后到其他每个触发器输入线长一样长，保证到到达的时间一样。

其他：
A的长线资源，X短线资源丰富，这样可以解释为什么一些复杂的设计X为什么容易布通，网友说的

embeddev · 发表于 2010-12-15 13:04:52

可否同时接2个晶振，如何区分？

embeddev · 发表于 2010-12-15 14:44:15

ddd!

zgq800712 · 发表于 2010-12-15 15:20:05

可以的，可以接很多晶振

embeddev · 发表于 2010-12-15 17:10:45

那样怎么确定那个引脚使用那个时钟呢？比如
always @(posedge clk or negedge rst_n)

这个clk定义为ep2c8q208 的pin_28,怎么确定它的时钟源是哪个晶振呢？

cfqxdgr · 发表于 2010-12-15 18:09:12

那就是pin28接的晶振啊……

JSHDDZ · 发表于 2010-12-15 21:08:08

看PDF datasheet

新手问fpga时钟的区别？

阿莫论坛20周年了！感谢大家的支持与爱护！！