akuei2 发表于 2010-12-27 10:10:11

[学习笔记] 他和它的故事 之 Verilog HDL 模块的沟通

http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_607358QPC64P.jpg
(原文件名:cover4.jpg)
[学习笔记] 他和它的故事 之 Verilog HDL 模块的沟通


===================

前言         
目录         

第四章模块的沟通         
4.01探讨Start_Sig 和 Done_Sig 的协调性         
4.02同步FIFO         
      实验十七：同步FIFO         
4.03适合同步FIFO的控制信号         
      实验十八：同步FIFO改进         
4.04再建 接口建模
      实验十九：乘法器接口
4.05混种建模的可能性         
      实验二十：混种建模         

总结         

==================

前言

终于终于要结束 Verilog HDL 系列的笔记了，这一路来确实很漫长，从第一本的《Verilog HDL建模技巧 低级建模~仿顺序操作·思路篇》，想不到后边的路是那么长。从那一本笔记起，笔者开始探讨建模，然后建立低级建模《VerilogHDL那些事儿》，到最近的四本笔记（包括这一本），笔者走过的路是这样的。

从了解Verilog HDL 基本语法开始到了解RTL。然后认识建模，模仿顺序操作，到建立“低级建模”。进一步分析步骤和时钟中，理解到流水操作和建模与步骤之间的相关性。继续深入分析步骤和时钟后，则强化了对模块之间沟通的了解。如果要用表达式来表示的话，会是如下：

Verilog HDL基本语法 => 建模（低级建模）=> 步骤和时钟（时序）

一切都是从接触CPLD开始然后到FPGA，逐渐认识Verilog HDL。有一点非常讽刺的是，笔者既然把所有学习都放在Verilog HDL语言的身上。浏览过夏教授的第一本参考Verilog HDL书以后，感觉上“物所不足，想知道更多，了解更多”...... 可惜没有一本参考书可以满足笔者，就这样晃晃荡荡的经过一段时间。随后，开始探讨建模，然后深入。直到最近，了解到步骤和时钟是建模不可或缺的一部分，建模的工作几乎都是它在支持的。

最近所写的四本笔记的故事就是围绕着“步骤和时钟”。四本笔记的主题看似没有关系，其实就是一直深入理解“步骤和时钟”。从第一本笔记，强化读者对步骤的认识，然后到第二本笔记，开始涉及“步骤和时钟”之间的关系。到第三本笔记，基本上都把“步骤和时钟”往时序上与建模上扯了。最后一本笔记就是核心了，模块的沟通。

笔者不否认每一本本笔记都有一定的难度，可能是笔者理解的办法和读者理解的办法有些出入（笔者喜欢向后边横着脑袋思考问题，那样思考力比较容易集中）。毕竟笔记的表达能力有限，如果要完全明白笔者的想法，必须好好从第一本笔记开始理解。

好了，不多话了。这一本笔记的内容正如命名般一样，其中同步FIFO会成为这一本笔记的主角 ......

=========================================

不介绍了，有需要的自己看着吧！

嗯(⊙_⊙) .... Verilog系列的笔记完结了，终于可以好好睡觉了。最后一本很给力，在许多方面上。
读的时候要有心理准备。


点击此处下载 ourdev_607362TJZ7BG.rar(文件大小:12.52M) (原文件名:VerilogHDL的故事之模块的沟通.rar)

nome 发表于 2010-12-27 10:19:44

回复【楼主位】akuei2 回家阿贵猪
-----------------------------------------------------------------------
很给力啊

Jigsaw 发表于 2010-12-27 11:04:13

正好碰到这样的问题
进程之间的沟通很麻烦啊，我目前的做法是在别的进程里加入触发信号，同时监测使用该信号的进程（此进程使用结束后也同时给出一个标志）以进行信号清除操作
这样做感觉太啰嗦了


好大的一个文件

edaworld 发表于 2010-12-27 11:05:04

mark

yuzr 发表于 2010-12-27 11:49:02

mark

728196 发表于 2010-12-27 11:52:03

MARK

renpeng009 发表于 2010-12-27 12:06:59

mark

hdd961140543 发表于 2010-12-27 12:54:28

谢谢楼主！

g921002 发表于 2010-12-27 12:58:40

很有價值的文檔.

piaotianxia 发表于 2010-12-27 13:33:21

怎么只有第4章啊

flyhouse 发表于 2010-12-27 13:53:50

不错，有其它补全点就好了

bad_fpga 发表于 2010-12-27 14:44:06

楼主整理个全集吧，不知有没下载完呢

andriy 发表于 2010-12-27 14:59:23

黑金动力 还真给力啊

yl604922959 发表于 2010-12-27 16:23:50

mark...

mcucow 发表于 2010-12-27 16:44:57

LZ 很给力, 有目共睹, 谢谢

fugeone 发表于 2010-12-27 16:48:46

楼主很给力

AG17 发表于 2010-12-27 17:27:39

mark

maqingbiao 发表于 2010-12-27 18:33:36

学习

Tomas_Yung 发表于 2010-12-27 18:45:22

收藏了！

avic 发表于 2010-12-30 18:19:14

顶！

avic 发表于 2010-12-30 18:19:59

回复【9楼】piaotianxia破了戒的和尚
-----------------------------------------------------------------------
黑金动力社区有全部的文档，www.oshcn.com

www1519 发表于 2010-12-30 18:29:36

mark
页: [1]
查看完整版本: [学习笔记] 他和它的故事 之 Verilog HDL 模块的沟通