MAX系列的CPLD终于更新了，MAX V
粗略看了下，结构上的提升就是多了个DLL，不过器件要1月才能有。一切面向低成本，没有升级的0.18工艺，不知道能不能在CPLD市场上占到更多的份额 手册上没提到有DLL http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_603257XBOE3S.JPG(原文件名:1.JPG) 这个里面提到的不是数字锁相环吗？ 在MAX V Device Handbook 全文162页中，只字未提DLL或PLL LATTICE的XO2性价比很好！ 坛友玩MAX的多吗？搞个活动吧，我有几百片库存可以给大家玩
EPM240GT100 全系列说是都会有一个PLL，就是现在没有资料，并且整个系列都要1.8V供电，很多应用要多一个LDO 回无机酸：手册只不过是初稿而已，feature里说有了肯定会有，不然不会列出来，可能特性或性能参数还未最后确定，毕竟对Altera来说流片这么个东西技术上是没有什么难度的，综合上的考量肯定是成本优先 回复【6楼】bj-stm8 珍惜生命 远离天_朝
坛友玩max的多吗？搞个活动吧，我有几百片库存可以给大家玩
epm240gt100
-----------------------------------------------------------------------
G些列低功耗的吧
电压好像不能都用3.3V EPM240G系列是BGA封装吧？我觉得你可以做成BGA焊接练习板卖，这个芯片不大，风枪很好焊 EPM240真没什么玩头，资源太少，随便弄弄就没了，还不如个EP1C呢 关注. 楼上说的不对啊……资源少也是有资源少的应用的，CPLD不需要配置器件，也很方便啊 有可能比之前的同一个系列贵2块 看了下封装，小封装的pitch是0.5mm，这个有点太难为了…… 最先提供的两个MAX V器件型号是EP5M80ZE64C5N和EP5M240ZT100C5N器件，价格分别是1.70美元和4.90美元(100片的价格)。
4.9美元 = 32.6422938 人民币 价格真的太高的吧！ 网站上的价格吧？ 回复【10楼】cfqxdgr
epm240g系列是bga封装吧？我觉得你可以做成bga焊接练习板卖，这个芯片不大，风枪很好焊
-----------------------------------------------------------------------
QFP的,1.8V 没有内部存储器，越来越看好lattice的cpld 怎么没有 MAX III, MAX IV ,却出 MAX V
MAX V CPLD: Cool Value
http://www.altera.com/products/devices/cpld/max-v/mxv-index.jsp
With its mix of low price, low power, and new features, our MAX® V CPLDs deliver the market's best value. Featuring a unique, non-volatile architecture and one of the industry's largest density CPLDs, MAX V devices provide robust new features at up to 50 percent lower total power compared to competitive CPLDs.
MAX V devices are ideal for general-purpose and power sensitive designs in a wide variety of market segments and applications, including:
End Market Design Applications
Wireline and wireless I/O expansion
Industrial and military Interface bridging (i.e. between different voltage and I/O standards)
Consumer Power management control, sequencing, or monitoring
Computer and storage Configuration control (i.e. of FPGAs, flash memories)
Broadcast Initialization control (i.e. of DSPs, processors)
Automotive Analog control (via pulse-width modulator)
Your Best CPLD Value
When you integrate MAX V devices into your designs, you'll enjoy lower total system cost because the MAX V architecture integrates previously external functions, such as flash, RAM, oscillators, and phase-locked loops. In many cases, MAX V CPLDs deliver more I/Os and logic per footprint at the same price as competitive CPLDs. The devices also use low-cost and green packaging technology, with packages as small as 20 mm2.
Lower Total Power
With MAX V CPLDs, you'll get robust new features at up to 50 percent lower total power vs. other equivalent-density CPLDs on the market.
* Extended battery life with static power as low as 45 uW
* As few as one power supply (Vcc-core) required, which also lowers bill of materials (BOM) costs
Built on a mature and low-cost wafer fab process, MAX V CPLDs leverage a proven architecture while delivering robust features including:
* Digital PLLs (DPLLs), which enable flexible implementation of designs requiring frequency multiplication or phase shifting
* In-system programming (ISP), which lets you program the device while it is in operation, so you can perform in-field updates without affecting overall system operation
* User flash memory, embedded flash memory that provides non-volatile memory storage of critical system information
Easy-to-use Design Software
MAX V CPLDs are supported by Quartus® II software v10.1. With v10.1, you'll get productivity enhancements resulting in faster simulation, faster board bring-up, and faster timing closure. This software release also comes with a new system-level integration tool called Qsys (available in beta in Quartus II Subscription Edition v10.1). Compared to its predecessor, SOPC Builder, Qsys delivers nearly double the performance while also enabling you to design at a higher level of abstraction.
Related Links
* MAX V white papers
* MAX V solution sheet (PDF)
以上说的天花乱坠
Quartus II 软件10.1版新特性
对于CPLD、FPGA和HardCopy® ASIC设计，Quartus® II软件10.1是业界性能和效能首屈一指的软件，现在可以下载。这一最新版软件引入了Qsys，它是功能强大的系统集成新工具。在Quartus II订购版软件10.1中以beta版的形式提供Qsys，它提高了系统开发速度，支持设计重用，从而缩短了FPGA设计过程，减轻了工作量。
Quartus II软件10.1支持Altera新的MAX® V CPLD系列和Arria® II GZ FPGA系列，提供对Stratix® V FPGA系列的扩展支持。软件继续提供新效能特性和增强功能，包括更新后的ModelSim®-Altera®版仿真器，新的外部存储器接口工具包，以及新的时序逼近功能。
* 下载Quartus II v10.1订购版
* 下载Quartus II v10.1网络版
Qsys系统集成工具
Altera新的Qsys系统集成工具自动生成互联逻辑，连接您的知识产权(IP)功能和子系统，提高了团队的效能。Qsys采用了FPGA优化芯片网络(NOC)技术，提供很多新功能来加速各类系统的开发，包括对性能要求较高的大规模系统。
采用Qsys，您可以生成基于NOC的新互联，开发对性能要求较高的系统，与前一版工具SOPC Builder相比，fMAX性能几乎加倍。对于灵活的基于团队的设计，Qsys提供层次化设计方法，从而帮助您简化了大规模系统的开发。如果您目前使用 SOPC Builder，需要提高互联的性能，或者在设计中采用分层结构，我们建议您尝试Qsys，使用其新功能。
您可以在Quartus II订购版软件10.1中使用beta版的Qsys。了解Qsys的详细信息。
MAX V CPLD支持
Quartus II软件为MAX V CPLD提供完整的设计流程。您将获得：
* 使用方便的软件GUI
* 设计输入和集成综合，支持原理图输入、VHDL和Verilog。
* 高级布局布线算法，优化MAX V体系结构设计。
* 能够生成编程文件，对MAX V器件进行编程。
Quartus II软件现在全面支持所有MAX V器件。
* EP5M40Z、EP5M80Z、EP5M160Z、EP5M240Z、EP5M570Z、EP5M1270Z和EP5M2210Z
* 支持的封装包括M68、M100、T100、T144、F256和F324
更短的编译时间
快速重新编译是Quartus II软件中的效能增强特性，重新使用以前编译的信息，对于小的渐进式改动，更快的达到时序逼近，缩短编译时间。10.1版中，与高密度设计的全面编译相比，在综合阶段对快速重新编译功能的改进使得编译时间缩短了65%。
采用新的外部存储器接口工具包，快速开发电路板
新的外部存储器接口工具包帮助您找到每一DQS信号的校准问题，测量余量，从而更迅速的开发电路板。工具包包括数据有效窗口报告，以及每一DQS引脚可用余量的可视化表示。使用这一报告，您能够很快找到潜在问题的来源。
增强仿真体验
新的ModelSim-Altera版和ModelSim-Altera入门版6.6c提供新的波形编辑功能。当您正在进行设计时，您可以使用波形编辑功能，编辑波形，而不用花费时间开发测试台，从而迅速生成输入激励来进行验证。6.6c版软件工具还提供了新的操作系统(OS)支持，包括 Windows 7和SUSE Linux 11。
更快的时序逼近
最新版Quartus II 软件提供TimeQuest和芯片规划器增强功能，帮助您更快的达到时序逼近。增强芯片规划器提供“定位历史”窗口，使您很容易查看并跟踪多条关键时序通路。TimeQuest增加了新功能，报告时序逼近建议，因此，您可以更轻松快捷的找到并解决时序逼近问题。
其他增强功能
* 最新IP内核——支持4/8/10/12/20通路的Interlaken IP以及Scalar II IP，适用于视频和图像处理应用。
* 新的反馈表——这是Quartus II软件中的新选项，支持您向Altera直接提交软件相关的反馈和建议。
* 扩展综合支持——Quartus II软件增强了VHDL-2008和SystemVerilog支持，增加了条件操作符和数组简化方法，继续保持了在语言支持上的领先优势。
器件支持
* Arria II GZ FPGA
o 对EP2AGZ225、EP2AGZ300和EP2AGZ350器件新的编程支持
* Stratix V GX/GS FPGA
o 在以下封装中支持5SGXEA7稳定的引脚输出：具有24个收发器的F35、具有36个收发器的F40、具有48个收发器的F40、具有48个收发器的F45。
o 扩展收发器、外部存储器和分段式锁相环(PLL)支持。
o 增强仿真支持，IEEE加密仿真模型将功能仿真速度提高了4倍。
软件包括对编译和引脚输出的高级支持。编程支持包括编译、引脚输出和器件编程(POF)。
开始设计
Quartus II 网络版软件和ModelSim-Altera入门版仿真工具不需要许可文件。Quartus II订购版软件包括30天免费试用，30天试用期后需要许可。请按照以下三个步骤来开始设计：
1. 下载Quartus II软件
* 下载Quartus II订购版软件 (包括30天免费试用)
* 下载Quartus II网络版软件 (免费，不需要许可)
2. 安装Quartus II软件
3. 开始评估或者进行设计
价格和供货信息
现在可以下载Quartus II订购版10.1和免费的Quartus II网络版10.1。通过申请，您还可以获得DVD格式的Quartus II软件和IP内核。我们的软件订购程序将软件产品和维持费用合并在一个年度订购支付中。Quartus II软件订户可以收到ModelSim-Altera入门版软件，以及IP基本包的全部许可，它包括14个Altera最流行的IP (DSP和存储器)内核。一个节点锁定的PC许可年度软件订购价格为2,995美元，可以通过我们的eStore购买。
点击此处下载 ourdev_603548MV0ZVX.pdf(文件大小:1.32M) (原文件名:Qsys System Design Tutorial.pdf) 每次软件更新都说编译速度提高百分之好几十 不知道这个芯片用的是哪一代的工艺？ 楼主已经说了，0.18um MAX V 也就这样啦
没什么牛X的 When you integrate MAX V devices into your designs, you'll enjoy lower total system cost because the MAX V architecture integrates previously external functions, such as flash, RAM, oscillators, and phase-locked loops. In many cases, MAX V CPLDs deliver more I/Os and logic per footprint at the same price as competitive CPLDs. The devices also use low-cost and green packaging technology, with packages as small as 20 mm2.
Lower Total Power
比对手的CPLD便宜，还绿色环保，封装小到20 平方毫米
With MAX V CPLDs, you'll get robust new features at up to 50 percent lower total power vs. other equivalent-density CPLDs on the market.
是市场上相当密度CPLD电源功耗的一半
altera说，用我把，我很健壮 回复【7楼】leafing叶子
全系列说是都会有一个pll，就是现在没有资料，并且整个系列都要1.8v供电，很多应用要多一个ldo
-----------------------------------------------------------------------
功耗很低，我感觉用个稳压管即可。 ------------------------------------------------
结构和功能上没啥进步；我预计最低端的批量价在 RMB 3元内，估计能做到两元！立此为证，明年或者后年来看！！！！ 更新了，要疯狂下载了 LATTICE的东西都是阴文的，不太懂，要中锅推广，太不注重中文了。 MAX V的主要改进应该是低功耗。要功能更强大的CPLD，那就用LATTIC的产品吧
页:
[1]