论坛首页 › FPGA › VERILOG HDL 洗衣机状态机设计

yangzhengqi 发表于 2010-12-9 19:26:08

VERILOG HDL 洗衣机状态机设计

求助:全自动洗衣机状态机设计,要求;画出状态转化图,给出状态机主体,考试的的题呀,不懂呀,请各位指导,等待中!!!

chinawrj 发表于 2010-12-9 19:51:08

我觉得这里适合讨论工程而不是考试

yangzhengqi 发表于 2010-12-12 14:35:06

回复【1楼】chinawrj
-----------------------------------------------------------------------

呵呵

semonpic 发表于 2010-12-14 14:01:10

悲哀

查看完整版本: VERILOG HDL 洗衣机状态机设计