- FPGA与ARM通信 (5篇回复)
- NIOS上按键中断的问题 (8篇回复)
- MicroBlaze的使用方法 推荐给初学者 (1篇回复)
- FIT过程提示宏单元不够,怎样减少宏单元?急 (14篇回复)
- 问个傻瓜问题,如何利用FPGA对方波信号分频,且分频后占空比不变~ (28篇回复)
- 想了一天了,还是有点想不通这和问题,新手求指点(FPGA实现的数字时钟) (4篇回复)
- 传一本书——《Digital Design - An Embedded Systems Approach Using Verilog》,貌 (17篇回复)
- 关于verilog程序和引脚分配的困惑!请指导! (7篇回复)
- fpga niosII使用ucos中遇到中断问题 (0篇回复)
- SOPC自定义LCD控制器 IP核时出现下面错误 (3篇回复)
- epm570硬件仿真的问题? (2篇回复)
- 在ubuntu下安装和使用Quartus II的注意事项 (1篇回复)
- FPGA实现SDRAM控制 (1篇回复)
- 高手分析下代码,仿真都不出来 (25篇回复)
- 关于MAX7000 引脚资料 (5篇回复)
- 自己定制的IP核为何没有ID号。用xilinx13.1.xps下定制,然后导入到SDK,但在头文件Xpara (0篇回复)
- 为什么通过PEX8311设计的PCIe总线查找不到硬件? (0篇回复)
- ispLEVER程序警告问题求解 ,求高手们帮帮忙 (0篇回复)
- 请问 在nios里按键怎样去抖呢? (4篇回复)
- 简单的读写内部ram的ip核问题。。麻烦会的朋友浪费少少时间帮帮忙,有急用。。多谢。 (2篇回复)
- nios串口接收问题,请求大家帮助! (1篇回复)
- 一直纠结的问题 (3篇回复)
- 软件上的哪些原因可能导致使用JTAG方式配置运行正常,而使用EPC4S配置运行不正常和情 (11篇回复)
- 怎么判断cpld的好坏? (6篇回复)
- 关于DCFIFO 宏功能模块问题 (1篇回复)
- 求一份“基于fpga的vga汉字显示”的程序 (3篇回复)
- AD9627配置寄存器用SPI总线配置不起作用 (5篇回复)
- 求10M低通滤波 (6篇回复)
- 免费的8051IP (9篇回复)
- 我也发表个东西:使用CPLD进行倍频 (24篇回复)
- 关于TLC2543模拟通道怎么选择的问题。大家给点意见 (0篇回复)
- 仿真无错,综合出现问题 (3篇回复)
- 整理后再一次求助两个并联hc595驱动四位数码管的问题,已经显示了,数不对。。求求各位 (4篇回复)
- 求高手指点 (2篇回复)
- xilinx的原装下载线的价格 (8篇回复)
- 在线求助,xinlinx impact烧写CPLD是出现下面错误 (3篇回复)
- 关于epm570输入时钟的晶振频率选择问题? (2篇回复)
- 基于CPLD+AD2S1200实现的旋变解码(verilog) (0篇回复)
- modisim仿真不了,报出错 (8篇回复)
- FPGA外扩RS232接口问题,求指导…… (10篇回复)
- 关于图像传输和处理 (12篇回复)
- UART波特率问题 (4篇回复)
- 我做的ByteBlasterII (18篇回复)
- xinlinx CPLD9572xl 如何通过USB接口下载线下载,第一次弄 (1篇回复)
- 刚学CPLD 写VGA彩条显示,写竖条有用。写横条就成了线了。。 (1篇回复)
- 增量式光电编码器计数器程序(VHDL),欢迎各位测试拍砖. (3篇回复)
- 好久没见无机酸了。 (15篇回复)
- VHDL程序求助 (2篇回复)
- 我的DS2431读出来的数据有时候不正确,各位给点意见? (3篇回复)
- 有偿寻求Xilinx FPGA开发合作 (8篇回复)
- 如何在XILINX ISE12.3中注释一段代码 新手求助 谢谢各位大虾 (10篇回复)
- 【广而告之】Xilinx 隆重推出 ISE Design Suite 12.1 (57篇回复)
- 【点滴积累FPGA】关于3-8译码器10种不同的表达 (9篇回复)
- vhdl 怎么自建库? (1篇回复)
- xinlinx CPLLD 有没有小巧的下载软件,买了个USB接口的工具。 (1篇回复)
- 【点滴积累FPGA】例说阻塞与非阻塞的差别 (9篇回复)
- 【原创】Cyclone III FPGA开发板 相关实验例程 持续更新 (12篇回复)
- Altera中文教程 (3篇回复)
- ISE 13.1 PROM下载教程 (1篇回复)
- 传说管脚镀金的SARONIX的100M有源晶振,外壳是接地还是接电源? (2篇回复)
- 配合AD9857做个信号源,应该选择什么样的FPGA (4篇回复)
- 我基于QUARTUS FPGA 逻辑分析仪的试验和结论。 (10篇回复)
- fpga模拟plc (0篇回复)
- 请教各位一个问题:普通串口的数据已经送进FPGA来了,我要做的是用一个LED指示其线上是 (8篇回复)
- Nios II EDS 9.1 中没有“C2H”的菜单了吗? (0篇回复)
- Verilog数字系统设计教程-夏宇闻 (0篇回复)
- 请教位移位一个简单的问题 (5篇回复)
- 请大家讨论一下呀,关于CPLD的能力。 (9篇回复)
- ise13.1PROM下载指导 (0篇回复)
- FPGA控制DS18B20代码,绝对原创,欢迎拍砖 (126篇回复)
- CPLD与AD和RAM之间的数据传输问题 (3篇回复)
- NIOS II 编译时间太长了! (19篇回复)
- verilog case语句似乎构成了锁存器? (8篇回复)
- 一个verilog写的状态机在不同条件下的仿真波形产生的原因探究 (0篇回复)
- QUARTUS里面出现 entity does not exist in design的warning是怎么回事啊? (5篇回复)
- 这个版块管理员员是谁? (2篇回复)
- 哪位朋友有此原理图? (3篇回复)
- 管理员请把我的帖子删了吧 两个帖子一共四个人回复。。。。对待菜鸟也不能这样见死 (10篇回复)
- 终极内存技术指南 (1篇回复)
- 串口出了问题 (5篇回复)
- FPGA黑金开发板的价格是多少? (13篇回复)
- 请教各位前辈,怎么样让自己水平提高点? (2篇回复)
- 【点滴积累FPGA】例说reg (10篇回复)
- ATF1508无法下载【恢复】 (2篇回复)
- 一个奇怪的电路,CPLD后面直接连接达林顿管,达林顿管后又接了一个光耦? (2篇回复)
- MAX_II EPM240 直接驱动光耦,驱动能力够吗? (4篇回复)
- force赋值语句 (2篇回复)
- 请大家看一下我选的DDR和FPGA的组合 (1篇回复)
- 请教AD转换器与FPGA(EP2C8)接口电平问题 (14篇回复)
- SOPC自定义内核求助 (0篇回复)
- 现在哪个厂家的FPGA可以嵌入Cortex-M1软核,Xilinx or Altera? (22篇回复)
- JTAG不能下载,而AS模式的可以下载的问题 (0篇回复)
- 问声,用EP3C10E144 +NIOS11 跑网络资源够吗 (2篇回复)
- 请问如何在ISE中使用查表法,数据有点多,一般资料上是在Quartus使用 (8篇回复)
- 关于DE2-70和de2-115板子谁了解 (4篇回复)
- 多路快速切换,有什么好的方案? (14篇回复)
- 小弟不才,开始学FPGA,用verilog写的UART不工作,求指教! (6篇回复)
- FPGA系统开发 (0篇回复)
- 管脚约束出现问题求助 (0篇回复)
- HDB3编码 (0篇回复)