- fpga如何入门 (0篇回复)
- 在哪里可以下载特权同学的FPGA视频教程 (4篇回复)
- 求助:这样的代码可以这样写嘛?? (3篇回复)
- 求高手解答 急 急 (2篇回复)
- quartus中如何将程序下载到EPCSx中? (1篇回复)
- FPGA 驱动群创4.3寸TFT液晶 显示颜色时RGB值自动取反? (8篇回复)
- 请教Verilog语言数组赋初值的问题 (15篇回复)
- CycloneIII NIOS开发详解 (54篇回复)
- 求问quartus9.1中niso的设计,很多选项不知道该如何设置!!求助 (0篇回复)
- 自己做了一个Altera的并口ByteBlaster II下载线,跟大家分享一下 (32篇回复)
- 一个新人的求助 是学 FPGA 还是ARM (9篇回复)
- 关于EP3C25顶视图中管脚符号的含义,求解答~~~ (12篇回复)
- fpga入门要不要买开发板啊?买块什么板子比较好? (1篇回复)
- 求quartus ii 中lockmult的工程文件 (0篇回复)
- 弱弱的問:Cyclone II的開發板DE2,要怎麼燒到Cyclone II裡? (8篇回复)
- 发现一个天大的秘密,关于ByteBlasterII下载线的 (26篇回复)
- 怎么能检测一个时钟信号有无? (6篇回复)
- 请教:同一单次脉冲四次采集问题 (17篇回复)
- 请求高手指点:在VERILOG中使用二维数组出现的问题 (10篇回复)
- 关于PC104的控制问题 (17篇回复)
- 玩nios 出现的问题 (1篇回复)
- a3p250大约要多少钱一片?IO口高阻的时候能不能接5V? (3篇回复)
- 上网找点私活干养家 (7篇回复)
- FPGA+CPU:并行处理大行其道-转自特权同学最新博客 (2篇回复)
- Altera发布SoC FPGA:在28-nm单芯片解决方案中集成了双核ARM® CortexT (10篇回复)
- 基于NIOS的PLC系统 (17篇回复)
- 求助:Verilog写的有破坏性的功能代码 (6篇回复)
- cpld 电源接入IO的原因 (9篇回复)
- Verilog 实现任意分频 【转】 (37篇回复)
- 高价的USB Xilinx JTAG下载线有人要吗? (25篇回复)
- 串口发送简易程序+HyperTerminal使用 (0篇回复)
- 串口接收简易程序+HyperTerminal使用 (0篇回复)
- FPGA发送命令给键盘简易程序--鼠标通信前奏 (0篇回复)
- 求你帮助!! (0篇回复)
- 分享一个Xilinx公司PCI_Express_IP核应用参考设计 (0篇回复)
- 怎么优化system generator 做的设计 (1篇回复)
- Xilinx的IP核PCI Express的测试 (2篇回复)
- 使用ALTERA不用NIOS才是高手。 (17篇回复)
- intel 收购 xilinx ?? (16篇回复)
- 基于FPGA的TFT3.5 (1篇回复)
- dspbulder占用资源大吗?可以用在低成本fpga或者cpld上吗? (2篇回复)
- Dspbuilder 新手问题 (4篇回复)
- EDK 串口实验 (1篇回复)
- 新手学NIos II遇到难题,头都搞大了,编译总出问题 (1篇回复)
- 在nios ii 9.1sp2下面无法运行,也无法下载程序到cfi flash! (3篇回复)
- 关于 win 7 安装好 usb blaster 下载线驱动,但是在 programmer的 hardware setup 里 (1篇回复)
- 求助,请行家帮助 (0篇回复)
- FPGA鼠标左中右键通信简单程序 (0篇回复)
- ispLEVER的License (0篇回复)
- FPGA中例化ROM出现的问题 (1篇回复)
- Quartus II自带手把手视频教程的使用 (24篇回复)
- Altera.Complete.Design.Suite.v11.0.SP1-SPYRAL光盘里的cra_ck部分 (3篇回复)
- Altera University IP core 下载,学习,交流 (3篇回复)
- 能不能用FPGA读取dvi的信号呢? (13篇回复)
- AD采样输入的差分信号偏置电压与共模电压的区别是什么? (2篇回复)
- [原创].制作一个简单ip,以方便在Quartus II和Nios II中使用 要求加酷!!! (32篇回复)
- 一个运动控制的游戏系统 (21篇回复)
- 请教VHDL语言中wait语句用法 (4篇回复)
- 关于FPGA加载的问题 (15篇回复)
- 急!求助:SDRAM的初始化和读写时序都正确,为何读出的数据总为16'hffff (12篇回复)
- Altera cyclone II 跑 Dos6.22,為何不能寫入文件? (內有原作者精采圖片) (16篇回复)
- verilog与 VHDL有什么区别 (7篇回复)
- 【求助】在verilog中怎么用计数器延时? (0篇回复)
- verilog keyscan 看不懂,哪位能讲解下 (7篇回复)
- 新手求救啊 (1篇回复)
- 并串转换的问题 (5篇回复)
- 电路设计的几个误区 (1篇回复)
- modelsim仿真问题 输出为X (5篇回复)
- ADS784的中断问题 (0篇回复)
- HDL语言有没有类似C语言里LIB的东西。 (6篇回复)
- nios timer中断不返回 (3篇回复)
- (征集意见)我想写一篇WM8731音频芯片的 SD卡读取到播放音乐!但是不知道有多少人知道 (40篇回复)
- 大家一起来 谈谈 CPLD 和FPGA 的区别 一人一点 攒积起来 学习!!! (11篇回复)
- 急求在成都的兄弟伙帮助,哪位手上有altera pci板卡 (0篇回复)
- 发现乘除法运算狂占资源啊,真是吃不消,有没有好的瘦身方法 (18篇回复)
- 请教一个问题, 如何两层模块中共用申请的内存区? 多谢 (6篇回复)
- 问:由FPGA的PLL产生的差分时钟供两片AD使用 (3篇回复)
- 请问CPLD的程序用的是什么下载方式? (3篇回复)
- FPGA中什么时候要接入时钟 clk(假如50M) (8篇回复)
- CPLD 已使用的管脚在上电时的电平? (2篇回复)
- 大家觉得AMD是什么原因设计了如此的推土机? (30篇回复)
- 纯属娱乐,逗大家哈哈一笑.. (2篇回复)
- 请求删帖。 (0篇回复)
- 如下的两个数比较仿真未能输出。请教各位。环境ISE13.2. (2篇回复)
- 求助!!!如何在windows命令行编辑器中使用命令行对工程进行编译、管理 (1篇回复)
- 高薪请高手帮忙设计一块数据采集卡 (14篇回复)
- 伤不起呀!altera quartus ii 11.0软件已经和器件分离了,但是器件库为什么不能再分离呢 (28篇回复)
- Verilog超详细教程 (3篇回复)
- XILINX的CPLD怎么很难下载程序啊 (6篇回复)
- CPLD驱动TFT sram 速度要多少才能满足? (0篇回复)
- 初学FPGA,困惑:加法器实现 (6篇回复)
- 发NiosII和Qsys的11.0的最新doc文档 (2篇回复)
- 最贵的FPGA (30篇回复)
- 请教一个问题 (0篇回复)
- 分频器。。。。 (8篇回复)
- 新手求助 Quartus2 中的那个Assignments——Assignments Editor中没有pin这项 (4篇回复)
- 一个简单的FPGA分频 (6篇回复)
- 因AD转换输出的电平为1.8V,我在FPGA采样的BANK6IO将VCCIO 改为1.8V对吗 (6篇回复)
- 求购altera DE2-115 二手开发板。 (18篇回复)
- FPGA能开发什么较合适? (0篇回复)