- 讨论一下在labview中设计程序,然后移植到FPGA里 (0篇回复)
- FPGA的2.5VIO怎么与3.3VIO连接 (3篇回复)
- 求助 双绞线信号可以转成TTL电平信号? (12篇回复)
- verilog HDL语言一个诡异的问题 (13篇回复)
- 从FPGA理解——I2C中的“握手”信号 (4篇回复)
- 请教64级移位寄存器怎样实现比较合理? (12篇回复)
- 关于FPGA做OSD字符叠加,如何确认图像的水平位置? (10篇回复)
- LVTTL转LVDS怎么接收的始终为1? (4篇回复)
- 求助Quartus II 9.0调用modelsim-altera6.4a仿真的出错的问题! (0篇回复)
- 求助 CY22393锁相环芯片的配置 (0篇回复)
- 求推荐一款FPGA开发板~ (5篇回复)
- XILINK 开发板预订 (已经上图) (32篇回复)
- Altera Quartus II 11.1 SP2 发布 (22篇回复)
- Altium官方的Spirit Level 水平仪FPGA实验小板(带SCH PCB FPGA测试代码)【恢复】 (24篇回复)
- 请兄弟们帮忙!关于actel fpga的SmartFusion开发板 (24篇回复)
- 想问一下RTL图是什么样子的……附一段VHDL源代码,求其RTL图 (5篇回复)
- 工作第一个项目,求高人解答串口问题,急 (1篇回复)
- 请问CPLD核心板里 有一串并接电容是做什么用的 (6篇回复)
- Xilinx的AES-256加密形同虚设,V4可以在6小时内破_解,V5可以在9小时内破_解 (10篇回复)
- 请问那位有quartus ii 9.1的license? (16篇回复)
- 关于双时钟时序控制问题,求思路!!! (17篇回复)
- DSPbuilder 11.0 SP1 Cr@ck求助! (1篇回复)
- 如果菜单很多应该用哪种方法在VGA上显示呢? (7篇回复)
- fpga的板块是否要放在电子技术? (1篇回复)
- FPGA读写NAND FLASH,有什么好的方案 (6篇回复)
- 用CPLD做LED测光和发光续 (2篇回复)
- 求一个fpga对flash的简单读写例程,谢谢~~ (2篇回复)
- 万能的坛,询问购买FPGA方面的事情 (8篇回复)
- XILINX ISE 软件管脚绑定的问题 (15篇回复)
- fpga ep1c6与C8051通信 (7篇回复)
- CPLD EPM7032怎么下载?该用什么编译器? (5篇回复)
- 请问下,关于FPGA实现ns级的计数精度。 (4篇回复)
- 各位大侠 ,SDRAM到底能不能用低频率来驱动 (1篇回复)
- EPM240 求助! (37篇回复)
- 求解,如何利用CPLD测量25us左右脉冲的宽度? (4篇回复)
- 把ALTERA所有的软件,以及骏龙公司的破_解大全给大家,不用费心到处找了。 (24篇回复)
- 总线LVDS拓扑结构 (2篇回复)
- fpga驱动3.2寸LCD (2篇回复)
- Spartan 6 LX4 + 32MB DRAM 板子以及串接电阻的必要性 (7篇回复)
- 【ZT】大话DC的setup time与hold time---申请酷帖 (2篇回复)
- 请教!rst_n & rst_n==0的问题 (4篇回复)
- 流水式查表乘法器 (5篇回复)
- 谁的网速好,能不能传一个ISE 10.1上来啊 (73篇回复)
- AS模式下烧写EPCS4问题,请各位帮忙看下原因 (5篇回复)
- Modelsim前仿真波形与NC-verilog/Active-HDL不一致? (4篇回复)
- Alter的MAXII系列CPLD驱动SDRAM的时钟问题 (1篇回复)
- 求教epm570液晶驱动板设计问题 (2篇回复)
- 【ZT】FIFO使用技巧---申请酷帖 (6篇回复)
- Verilog中使用 addr = x + y*640; 为什么得到的 addr不正确? (6篇回复)
- Nios的问题 (2篇回复)
- 鬼子做的下载线 (52篇回复)
- Synopsys Synplify 2011.03 SP2 win 115网盘下载 (19篇回复)
- 小弟诚心请教各位大侠,如何用FPGA控制VGA以精确的频率闪烁 (2篇回复)
- 求助:VHDL编译时出现ignored unnecessary INPUT pin警告 (0篇回复)
- 想用XC3S250E做类似16c554类似功能,有做过的赐教下。 (1篇回复)
- 新年大礼学习FPGA ASIC和数字电路 (8篇回复)
- 怎样发现自己的程序是否存在组合电路冲突 (1篇回复)
- 请问怎样可以用JTAG口通过ep1c3t100对配置芯片epcs4编程呢? (0篇回复)
- 求quartus 7.2 和modelSim(quartus 7.2 ) 的河_蟹,645547909@qq.com,谢谢 (0篇回复)
- 初来乍到 奉上CycloneII DSP开发板光盘 (52篇回复)
- VHDL菜鸟问题,求高手解答! (19篇回复)
- 带失效保护的LVDS芯片悬空时该为高吧? (0篇回复)
- CPLD (MAX II) 需要像单片机那样的RC复位电路么? (10篇回复)
- 请教关于FPGA 与DDR SDRAM 的连接 (5篇回复)
- 问一下大家,xilinx的XC95xx系列管脚分配资料在哪里能找到? (6篇回复)
- 终于完成注_册了 (0篇回复)
- PCB报价,求指教。 (3篇回复)
- 怎么样利用FPGA快速实现快速码元同步?不胜感激! (3篇回复)
- lcd控制器(续) 给力啊 (25篇回复)
- 请教一下FPGA钟的shift_register(RAM_BASED)宏单元可否在线更改tap_distance? (1篇回复)
- 刚做的LCD控制器,EPM570可以正常读写SRAM了,哈, (54篇回复)
- 求VHDL库文件怎么打开? (2篇回复)
- 请教一个诡异的问题,有关于CPLD 测试管脚的。 (10篇回复)
- 【求助】请问有谁用过AD9844吗? (0篇回复)
- 哪位网友看下哪里出错了,编译出错 (2篇回复)
- 【咨询】寻找超低功耗、3.3V的CPLD具体型号,XC9536XL功耗有点大 (5篇回复)
- qii, sopc, nios ii 10.1 IP核设计,LED验证死活不行,感觉很神奇 (14篇回复)
- 8位RSIC微处理器设计与仿真问题 (2篇回复)
- 关于使用spartan-3e的一些咨询 (2篇回复)
- CPLD 哪款芯片价最低? (9篇回复)
- 请教:流水线为什么不可以加反馈呢??? (29篇回复)
- Verilog版本驱动VGA显示实例-横条 竖条 棋盘格 (16篇回复)
- 为什么高手都习惯这样写代码?如图 《verilog那些事》 (2篇回复)
- 晒晒刚刚画好的EP3C5的核心板 (152篇回复)
- 什么开发板适合开发USB2.0? (0篇回复)
- Quartus11.0 破_解问题求助!!!!!!! (4篇回复)
- 地址复用了,控制器在外面,无三态桥,求解决方案.... (0篇回复)
- 请问各位大侠我的SOPC完成之后为什么不能生成**_inst.v文件? (1篇回复)
- FPGA jtag接口,TDI莫名与3.3V短接,与GND电阻仅有600-700K (1篇回复)
- 谁有USB-Blaster Rev.C版本的固件 (4篇回复)
- 请教关于NAND Flash的问题 (3篇回复)
- 自制的IP核,固化到FPGA中,可以运行,但结果不对! (9篇回复)
- 请问FPGA怎么产生ps级的脉冲,频率为1M (31篇回复)
- 关于Nios中使用NAND Flash的问题 (0篇回复)
- 仅用EPM240+晶震 可以当单片机使用 实现延时、 定时,数据运算处理吗 ? (5篇回复)
- 请教一下各位一个数电的问题,感谢! (1篇回复)
- XILINK 开发板预订 (23篇回复)
- 大家给推荐一款真正能支持ECP-EPP模式的USB转LPT或者PCMCIA转LPT (3篇回复)
- FPGA菜鸟问个问题 (4篇回复)
- 感慨,Arduino 在国外实在是火得不行了。。 (51篇回复)