DepravedLucien 发表于 2011-5-10 18:31:29

总线LVDS拓扑结构

根据Cyclone IV handbook上看到BLVDS拓扑结构，来完成三块FPGA之间通信（一发两收）
想知道总线LVDS拓扑结构中有同步时钟没，若有的话，它的拓扑结构是怎样的？若没有的话，那用什么方法能使接收正？
请各位DX不吝赐教！

hubeinifei 发表于 2012-3-28 13:18:04

我想知道怎么进行多级通讯

xiangxiadage 发表于 2012-3-28 18:49:29

BLVDS是Bus LVDS.
时钟是Serdes恢复的.
页: [1]
查看完整版本: 总线LVDS拓扑结构