newc 发表于 2012-3-28 13:11:06

请问下，关于FPGA实现ns级的计数精度。

想问下，要是采用FPGA来测量脉冲宽度，计数的精度尽可能的高，最好能达到1ns左右，采用什么样的FPGA可以做到呢。

整个系统可能需要同时测量6路的信号。准备是采用STM32+FPGA或者DSP+FPGA来做。但型号都还没确定。

大概搜了下，
1。可以通过使不同相位的时钟来同时计数可以达到较高的计数精度。
2。或者是采用PLL内部升频来计数。
3。再或者直接就使用高频的外部时钟。

有做过的朋友么。采用什么样的FPGA或者怎么设计比较好。谢谢！

chengyabcd 发表于 2012-3-28 14:04:44

记录一下，这个以后有用

renicestone 发表于 2012-3-28 21:57:38

1、10ns精度容易直接实现，－7，－8级别的FPGA可用；多时钟相位差可行，游标卡尺类似这个原理。性价比高的EP3C10。
2、计数脉宽测量，仅用FPGA足以。

newc 发表于 2012-3-29 00:23:37

本帖最后由 newc 于 2012-3-29 00:24 编辑

好的，谢谢！

newc 发表于 2012-3-29 00:23:59

renicestone 发表于 2012-3-28 21:57 static/image/common/back.gif
1、10ns精度容易直接实现，－7，－8级别的FPGA可用；多时钟相位差可行，游标卡尺类似这个原理。性价比高的E ...


好的，谢谢！
主要是计数的数据后面还要处理。想外接个DSP或者STM32会比较好处理。

看了下上面说到的EP3C10
好像EP4CE10和它差不多。。。

对于XILINX的有什么推荐的么，越接近1NS越好。
页: [1]
查看完整版本: 请问下，关于FPGA实现ns级的计数精度。