amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 怎样发现自己的程序是否存在组合电路冲突
tom_2_2
发表于 2012-3-7 21:55:18
怎样发现自己的程序是否存在组合电路冲突
有个数据采集程序,困扰了很久。逻辑方面我反复的思考,并仿真通过了!但是实际使用的时候有个别数据有问题,我系统时钟使用的是50M。然后外部信号源是16M的程序就根据这个频率进行数据采集,由于是2个时钟源可能会有冲突,但是又不能肯定就是这原因
请教一下如何发现是不是冲突引起的?
BuZaiJianDan
发表于 2012-3-24 13:46:41
用仪器分析比想象效率高
页:
[1]
查看完整版本:
怎样发现自己的程序是否存在组合电路冲突