从FPGA理解——I2C中的“握手”信号
最近做FPGA的I2C通信实验时,菜鸟无意中对I2C中的“握手”信号做出了以下不负责任的理解:写操作时:器件地址后的“握手”,数据地址后的“握手”,写数据后的“握手”三个都必须让器件认为已“握手”,否则会停在这个时刻里,不会完成操作或被其他操作打断。
读操作时:器件地址(写)后的“握手”必须让器件认为已“握手”,否则会停在这个时刻里,不会被其他操作打断;
器件地址(读)后的“握手”得让器件认为已“握手”,否则虽可以完成整个操作,但读不到有效数据;
而数据地址后的“握手”无须让器件认为已“握手”,只要你确保地址是正确的,就能读到有效数据;
关于器件认为的“已“握手””:
写操作时:器件貌似是在ACK周期里SCL下降沿刚刚过后的某个周期检测SDA线上的电平,如果是“低”,就认为“已“握手””;
这样的话,我们是不是就可以人为创造一个伪“握手”信号,也就是在ACK周期里SCL下降沿以后人为拉高SDA(设置SDA为输出,拉高SDA),这样的话只要你确保
地址(三种地址)是正确的,就能正常写入数据。
读操作时:器件地址(写)后的“握手”,上同写操作;
器件地址(读)后的“握手”和 数据地址后的“握手”貌似不同上面,具体器件怎么个认为机制,我可不敢断想了,否则砖就拍的太厉害了...{:lol:}
仅是回故用笔记,个人看法,待高人明示。 握手信号用处很大呀
跨时钟域也可以用 握手信号主要是从机给主机的回应信号,告诉主机之前的操作时正确的,因为理论上IIC启动后,后面可以挂无数个数据字,应答就是保证每个数据字传输是正确的,否则主机就停止。所以,这个握手信号从机发出,主机接收判断。如果主从机都不是专门的IIC模块来传输,当然主从机都可以忽略掉应答;如果,从机是专门的IIC机制,主机不是(如FPGA),主机可以不管这个应答,只须留出1到2个SCL时钟作为应答时钟就可以;如果,主机是专门的IIC机制,从机不是,那么从机必须要做出应答;如果两个都是专用的IIC模块,那必须严格按照IIC协议传输。 gt2010 发表于 2012-4-5 22:27 static/image/common/back.gif
握手信号主要是从机给主机的回应信号,告诉主机之前的操作时正确的,因为理论上IIC启动后,后面可以挂无数 ...
不得不说,总结得很简练,呵呵
那我的情况就属于“从机是专门的IIC机制,主机不是(如FPGA),主机可以不管这个应答,只须留出1到2个SCL时钟作为应答时钟就可以”(FPGA+EEPROM)
在这个基础上的话,主机是可以不管这个应答,但主机必须让它应答,或是让它觉得已应答...
比方说写的时候你要是在应答周期里一直设SDA为输出,而且输出1,这样写操作根本无法继续,也不会成功,因为对E2PROM来说SDA是高阻,所以它想输出应答都输出不了,这样虽说从机给主机应答,主机可以忽略,但从机貌似也得检测这个应答的结果,也就是我猜想的在应答周期SCL的下降沿后的某个周期,从机检测sda这个电平,如果是0,没有问题,继续下一步操作,否则是1的话,就停下了。
但如果同样在应答周期里一直设SDA为输出,但输出0的话,这样虽然从机不能输出应答,但操作可以继续,也可以成功,原因同上。
貌似我探讨这个没什么意思和意义,呵呵,只是菜鸟是实验。
我想知道的是,I2C在工业上除了去配置芯片的话,最主要是用来哪些方面啊。 应答是由从机发出,在应答时钟内将SDA拉低,它不需要检测这个应答信号,应答信号是给主机的。像你这种情况,主机在应答时钟内对SDA做任何操作(拉高、拉低、高阻、或输入)都不会影响传输,只要主机忽略应答。因为,从机会按照协议在SDA上输出低,尽管会在SDA线上造成混乱,但没有器件去读它,不会有影响。只是应答时钟的长度要试验确定。
IIC是一种很老的协议了,进行一些简单的配置和通信还是可以的,毕竟很多单片机都有专门的IIC接口。其他的我也不很清楚了,我是很少用。
页:
[1]