因AD转换输出的电平为1.8V,我在FPGA采样的BANK6IO将VCCIO 改为1.8V对吗
大侠们帮忙看看我设计的电路图对不对,特别是对于FPGA部分,因AD输出的电平为1.8V,我在FPGA采样的BANK6IO将VCCIO 改为1.8V对吗http://cache.amobbs.com/bbs_upload782111/files_46/ourdev_686712GF00GJ.png
(原文件名:手册.png)
点击此处下载 ourdev_686705OKWRMO.pdf(文件大小:772K) (原文件名:determine acquisition_v3b.pdf) 对的。但要注意如此一来bank6所有pin都是1.8V,除了接AD的pin,其余pin也不可以接别的电平。 直接接也是能用的,低电压的可以往高电压的进的,反过来就要注意了。 回复【3楼】shappy
直接接也是能用的,低电压的可以往高电压的进的,反过来就要注意了。
-----------------------------------------------------------------------
单向的口可能可以,要看是什么电平标准,TTL的可以CMOS的就不可以了。双向的口一定不可以。 回复【4楼】qwic
回复【3楼】shappy
直接接也是能用的,低电压的可以往高电压的进的,反过来就要注意了。
-----------------------------------------------------------------------
单向的口可能可以,要看是什么电平标准,ttl的可以cmos的就不可以了。双向的口一定不可以。
-----------------------------------------------------------------------
LZ说是AD输出的了,要输入就不能了 有点余量会不会比较好?
页:
[1]