327127049 发表于 2011-7-25 08:25:04

问个傻瓜问题,如何利用FPGA对方波信号分频,且分频后占空比不变~

问个傻瓜问题,如何利用FPGA对方波信号分频,且分频后占空比不变~

40130064 发表于 2011-7-25 08:47:06

占空比不为50%时一点也不傻瓜

327127049 发表于 2011-7-25 08:55:05

回复【1楼】40130064
-----------------------------------------------------------------------

我是想利用FPGA测一个方波信号的占空比,当方波信号频率高的时候,测量会不准确,我的想法是利用FPGA对其进行分频但是要求占空不变从而提高测量的精度。

g47603690 发表于 2011-7-25 09:04:11

比较严格的要求,一般用DCM来做(XILINX)
不严格的话,利用触发器来实现。

40130064 发表于 2011-7-25 09:21:18

仿制记得以前读书时,书上所讲方波占空比是50%,否则应该是矩形波。

楼主的想法好像不可行,占空比不是50%要分频,我想前提还是要先算出占空比,再转回去,还是解决不了。

要提高精度,应该是提高硬件性能和时钟才对,或者3楼的方法(这个我没玩过)。

327127049 发表于 2011-7-25 09:27:11

请教一下如何利用DCM来分频呢?

327127049 发表于 2011-7-25 09:30:45

回复【3楼】g47603690
-----------------------------------------------------------------------

想问一下这个兄台可以提供点相关资料,DCM和触发器分频不改变占空比的方法。

g47603690 发表于 2011-7-25 10:25:26

回复【6楼】327127049
回复【3楼】g47603690   
-----------------------------------------------------------------------
想问一下这个兄台可以提供点相关资料,dcm和触发器分频不改变占空比的方法。
-----------------------------------------------------------------------
我这里的资料也是在XILINX官网上down下来的,
DCM可以用IP-CORE Generator生成,
触发器实现就是用VHDL/Verilog来编写分频,
经过编译器综合实现后就是用触发器来实现,
之所以不能精准的50%占空比,是由于布局布线的延迟造成的,用DCM就不存在这个问题。

327127049 发表于 2011-7-25 11:41:43

回复【7楼】g47603690
-----------------------------------------------------------------------

你估计理解错我的意思了,我输入的脉冲信号,占空比不是50%的,是任意的,要求分频后占空比还是原来的占空比,而不是50%.

NJ8888 发表于 2011-7-25 11:47:20

回复【8楼】327127049
回复【7楼】g47603690
-----------------------------------------------------------------------
你估计理解错我的意思了,我输入的脉冲信号,占空比不是50%的,是任意的,要求分频后占空比还是原来的占空比,而不是50%.
-----------------------------------------------------------------------

你自己都没说清.你那是矩形波,方波定义就是50%占空的

p.nicholas 发表于 2011-7-25 13:59:17

如果输入脉冲频率不是很高,比如KHz级别,而且对输出的精度要求不是很高(误差在1%左右),还是可以实现的

xivisi 发表于 2011-7-25 14:28:04

提高时钟即使分频 时钟(对数字电路来说 就是采样频率)也要比信号频率高 既然时钟比信号高了 还需要分频吗?

xivisi 发表于 2011-7-25 14:34:03

另外:如果拿信号来做时钟 那占空比信息就丢失了

40130064 发表于 2011-7-25 15:18:32

一个简单的想法
被则信号A(1M)与CLK(200M)与。 然后用计数器对A高电平时低电平时分别计数的计数锁存,(由于相位不同,就算一个边沿产生一个脉冲的误差,算四个)
高电平的CLK数和低电平的CLK数能得到占空比,理想的算精度应该能达到5%。 100K的话能到0.5%.
所以CLK高的话精度能提高。

gaoyukun 发表于 2011-7-25 15:42:35

我觉得,不好拿信号做时钟,应该用FPGA产生更高的采样时钟去“数”待测信号的高低电平周期。。。但是这样有精度的损失

gaoyukun 发表于 2011-7-25 15:48:25

此外你看这样可不可以,就是先预存一段待测信号。具体来说就是上升沿来了,触发一下count,下降沿来了,关count。然后你自己把 count 乘个倍数输出。这样做是异步的而不是同步的:)

期待大神们更好的思路

mayuer 发表于 2011-7-25 16:26:41

这个问题可说简单可说不简单

看你的精度要求如何?

简单点就是高频clk+DCM就是好办法精度取决于被分频信号和高频clk的频率;

如果要求更高的话就不好说了,貌似一个高频clk进FPGA再出来,即使不做任何处理,占空比任然会变,这个我实际测试过622M的时钟,据说是半导体本身的特性,不知是否有做IC的解答下?

Cliff 发表于 2011-7-25 16:39:38

回复【2楼】327127049
回复【1楼】40130064   
-----------------------------------------------------------------------
我是想利用fpga测一个方波信号的占空比,当方波信号频率高的时候,测量会不准确,我的想法是利用fpga对其进行分频但是要求占空不变从而提高测量的精度。
-----------------------------------------------------------------------

简单问题复杂化!
一个简单问题,因为自己解决不了,不是去考虑怎么解决这个问题,而是把这个问题更进一步的复杂化
哎,我都不知道,你这是“精明”还是“傻”了

40130064 发表于 2011-7-25 16:47:27

回复【17楼】Cliff
-----------------------------------------------------------------------

占空比不同的矩形波分频,占空比不变,你认为简单?

Cliff 发表于 2011-7-25 17:04:03

回复【18楼】40130064
回复【17楼】cliff
-----------------------------------------------------------------------
占空比不同的矩形波分频,占空比不变,你认为简单?
-----------------------------------------------------------------------

我认为复杂,甚至是“不可能”
因为楼主都没说信号的频率范围,占空比范围,占空比和频率是基本稳定还是跳变,转换后的容许误差等

我认为,直接测量占空比简单(看看2楼的回复,楼主的目的到底是什么)

所以我才会说,简单问题复杂化

40130064 发表于 2011-7-25 17:09:13

呵,不过也是,他什么也没说。只是闲着无聊,在这讨论下。

JSXA 发表于 2011-7-25 19:18:14

奇数分频 会出现这种情况
偶数就不会出现不对称

一个上升沿 一个下降沿 然后这两个结果异或就好了!

327127049 发表于 2011-7-25 23:17:18

回复【9楼】888888888888
-----------------------------------------------------------------------

我错了~我所理解的方波是不一定50%的占空比

327127049 发表于 2011-7-25 23:18:28

回复【11楼】xivisiLiYong
-----------------------------------------------------------------------

如果我测好几MHZ的信号的时候,误差可能就有点大了

327127049 发表于 2011-7-25 23:21:44

回复【17楼】Cliff
-----------------------------------------------------------------------

本人只是大二的一菜鸟,见谅一下,可以提供一下你宝贵的意见吗

bd2rae 发表于 2011-7-26 06:41:49

pwm做d/a,是按所需输出电压算出占空比,测出输出电压一样可以算出占空比

327127049 发表于 2011-7-26 07:32:16

回复【25楼】bd2rae
-----------------------------------------------------------------------

这个方法我也想到过,这样的话要求方波信号的波形要比较好,不能出现过冲什么的,而且当测试频率高了,精度不一定有保证

Cliff 发表于 2011-7-26 07:36:44

回复【24楼】327127049
回复【17楼】cliff   
-----------------------------------------------------------------------
本人只是大二的一菜鸟,见谅一下,可以提供一下你宝贵的意见吗
-----------------------------------------------------------------------

1、见谅,是谦虚的说法,可是你却加了“一下”,立刻让这种谦虚变得不伦不类
2、我前面说过,你的要求都没说,后来你只是补充了频率到1MHz数量级。但是其他我们都一概不知

philoman 发表于 2011-7-27 18:17:45

明白楼主意思了,楼主的本意是想采取计数的方式测量矩形波的占空比,但由于数字信号的特点,低于采样时钟周期的部分是测不出来,因而楼主想把信号“放大”,就像在示波器上把信号时间刻度调小一些,以便观察细节;
我给楼主的建议是,如果待测信号是在一定时间内稳定不变的,那么可以对多个周期内的信号高电平和低电平分别进行计数,并且不同周期间的计数值进行累加,最后再计算占空比;利用多个周期连续计数来提高时间分辨率。
页: [1]
查看完整版本: 问个傻瓜问题,如何利用FPGA对方波信号分频,且分频后占空比不变~