amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 管脚约束出现问题求助
scfor
发表于 2011-7-12 13:57:20
管脚约束出现问题求助
双击Floorplan IO-Pre-Synthesis ,这样提示Pace was unable to parse the HDL source file 'E:\xilinx wrokfile\fenpin\fenpin.vhd'谁知道这是怎么回事
页:
[1]
查看完整版本:
管脚约束出现问题求助