请大家讨论一下呀,关于CPLD的能力。
最近做数据采集,用CPLD(暂定为EPM3128)控制两片AD7656同步采样9路交流数据,结果放到双口RAM里面(暂定为IDT7005),准备将两路AD并行数据线直接复用挂在双口RAM上,然后启动转换再依次使能AD数据输出,依次读取前六路和后三路数据给双口RAM保存。一周波64点采集后,DSP读取双口数据。大家觉得有问题吗?比如CPLD能实现吗?两类器件的控制信号。还有dsp读取双口数据时会不会存在问题? AD7656驱动,双口RAM,楼主想用CPLD实现时序逻辑,这并不是CPLD所擅长的。
主要考虑触发器资源是否够用,如果不够用,建议考虑FPGA。 CPLD的触发器可能不够,到是真的.
双口RAM时序不对,很容易出问题.
可以考虑A3P0XX. 回复【1楼】g47603690
-----------------------------------------------------------------------
你好,那么请教一下,EMP3128A(144TQFP)有多少触发器的?能满足我说的这个用途使用吗?之前没怎么用过CPLD的,谢谢。
http://cache.amobbs.com/bbs_upload782111/files_42/ourdev_656967PTLRBK.jpg
(原文件名:未命名.jpg) 回复【3楼】shuizhuzqj
-----------------------------------------------------------------------
这个得根据你实际的代码综合实现情况来作判断,把驱动代码写好后,综合实现一次就知道了,如果资源不够,是实现不了的。 AD7656工作方式不同,资源情况也会略有不同 外接双口+CPLD成本与用FPGA相当,FPGA的触发器 块RAM更多 为何不考虑用MAX V 5M570Z或者Cyclone IV EP4CE6呢?新器件功耗更低,性能更优。 搞这么复杂干嘛,当然是直接用FPGA了 7656才 250ks的采样率,搞啥双口 ram 哦,贵的要死。。
页:
[1]