论坛首页 › FPGA › Alter FPGA 输出信号过冲问题大家是怎么解决的！

MA_J 发表于 2011-3-28 16:01:40

Alter FPGA 输出信号过冲问题大家是怎么解决的！

RT!

lanliang714 发表于 2011-3-28 19:08:53

回复【楼主位】MA_J
-----------------------------------------------------------------------

似乎可以通过控制输出IO的电流大小来实现，在pin planer里

Friendz 发表于 2011-3-28 21:23:47

阻抗不匹配，反射了吧。

MA_J 发表于 2011-3-29 12:17:23

控制电流的的方式，我试了还是没有效果！ 输出的方波波形还是有一个上冲的的情况！

MA_J 发表于 2011-3-29 12:18:33

回复【2楼】Friendz
-----------------------------------------------------------------------

阻抗不匹配可以在QUARTUS中设置不啊？

lm78l05 发表于 2011-3-29 12:29:12

调整输出摆率！

NJ8888 发表于 2011-3-29 12:33:55

过冲可能是你示波器观察夹地线,探头补偿问题

zhangjv 发表于 2011-5-6 11:33:49

6搂说的挺好，有时是示波器用的有问题

查看完整版本: Alter FPGA 输出信号过冲问题大家是怎么解决的！