jielove2003 发表于 2010-11-25 15:02:20

请问有没有用CPLD/FPGA调制过用于时间统一中的IRIGB-B码的朋友？请教几个问题。

http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_600381BS40C7.jpg
(原文件名:未命名2.jpg)

http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_600382MSRXDJ.jpg
(原文件名:未命名.jpg)

如上图所示。

目前呢我是刚接触verilog没多久，遇到很多问题，还请大家多多指教。

例如：
关于上升沿复位，由于Verilog语法的限制，同一个变量不能在多个always语句块中赋值，但我需要在PPS上升沿到来的时候，将所有相关的计数器清0.，应该怎样做呢？

jielove2003 发表于 2010-11-26 10:29:11

自己顶一下
页: [1]
查看完整版本: 请问有没有用CPLD/FPGA调制过用于时间统一中的IRIGB-B码的朋友？请教几个问题。