【请教】新手关于dsp builder的问题， 附送quartus II & dsp builder 6.0-9.1 全
刚刚接触fpga，因为要用到nco,数字滤波器，想用dsp builder设计，但dsp builder 是不是只能生成vhdl代码？我看verilog要简单些，也学了一阵子了，一定要学vhdl？
二者可以混编吗，好用吗？
大家是怎么用dsp builder，能不能给些经验，还是代码都自己写，不用这东西?
谢谢了！
在网上找的quartus II & dsp builder 6.0-9.1和谐文件。（声明：报有木马，没办法，谁让咱用盗版的）
点击此处下载 ourdev_600204RGVF8B.rar(文件大小:257K) (原文件名:Crack_Altera_6.0-9.1.rar) 目前只能生成VHDL
页:
[1]