- 求“基于Verilog Hdl的FPGA设计与工程应用”这本书的电子版 (0篇回复)
- ISE 综合的选项 keep hierarchy (0篇回复)
- fpga中的MIF文件 (2篇回复)
- SDRAM 刷新问题请教 (7篇回复)
- 2款 FPGA 街機小遊戲 (18篇回复)
- 有了它任何像素的VGA的显示器你都可以驱动了,我找了好久才发现的。 (33篇回复)
- EPM240时钟问题 (7篇回复)
- 关于赛灵思CPLD引脚输出状态配置 (10篇回复)
- 請問: DeviceIoControl 和WRITEFILE 有什麼區別? (3篇回复)
- 大家有用SD卡存放FPGA配置文件的吗?产品可靠性怎么样? (2篇回复)
- 这个视频显示方案合理吗 (10篇回复)
- 高手们,问一个关于Altera双口RAM使用问题 (30篇回复)
- verilog和nios ii 的综合 (5篇回复)
- 用sdram做图像帧缓存,控制器用了FIFO,第一个像素点如何... (6篇回复)
- 要采集200MHz的信号,并把它还原,什么级别的芯片能胜任 (23篇回复)
- 受郭德纲启发,告诉大家一个在电子市场散买芯片秘籍 (40篇回复)
- 菜鸟问,关于ISE软件中,FIFO例化的问题。 (2篇回复)
- 给大家传点FPGA的资料!不知道大家有没有,有需要的就下! (3篇回复)
- 设置virtual clock的意义? (0篇回复)
- 低价出售FPGA (9篇回复)
- 。。。。寻FPGA高手,报酬现金二千。。 (25篇回复)
- 求推荐好的FPGA/CPLD+单片机开发板 (4篇回复)
- 菜鸟的vhdl问题 (2篇回复)
- 阿莫FPGA论坛有QQ群吗?小弟想加个群,交流方便些~ (3篇回复)
- 寻FPGA绝对高手,有偿寻求帮助 (41篇回复)
- 求指导:关于Verilog语言建模与C语言函数调用疑问! (7篇回复)
- 关于信号的延时 (29篇回复)
- 设计与验证-Verilog HDL 欢迎DOWNLOAD! (10篇回复)
- FT232H最小系统发布 (0篇回复)
- 低价出售FPGA (10篇回复)
- 华为FPGA设计全套 (151篇回复)
- SOPC中增加SRAM IDT71V416后如何使片外的IDT71V416工作起来? (5篇回复)
- 分享一个简单的Verilog状态机交通灯控制器,高手绕路、、、 (12篇回复)
- 如何处理高速采集与低速读设备之间的数据传输? (15篇回复)
- 那里有卖最便宜的 Stratix III ? (2篇回复)
- 用timequest分析,有如下错误,大家帮忙看下 (0篇回复)
- 求购DE0开发板,不是nano哦亲 (0篇回复)
- SFP光模块和FPGA通信 (5篇回复)
- 我是新手购买altera的DE0开发板合适吗 (19篇回复)
- FPGA时钟约束 (0篇回复)
- 电梯控制模块求指导。谢了、、 (5篇回复)
- FTDI FPGA平台支持高速USB芯片和软件 (3篇回复)
- 如何让一个信号,在另一个信号上升沿置1,下降沿置0? (32篇回复)
- 【求助】quartus ii 布线布不动的原因?及解决方法 (0篇回复)
- 新人問一個vga問題 (6篇回复)
- 有人在赛灵思开发板上做过音频处理的吗? (0篇回复)
- 求助:关于FPGA与DSp进行HPI通信! (3篇回复)
- 帮忙出点建议,想书写篇ACTEL Smartfusion产品的学习历程 (6篇回复)
- 请教一个三极管电路 (7篇回复)
- 学习型万能遥控器 (5篇回复)
- SDRAM的133MHz时钟怎么产生 (4篇回复)
- 求助,CycloneII下载程序后没有任何反应CONFDOWN不拉高 (15篇回复)
- 学习笔记之串口(UART)模块设计 (2篇回复)
- ISE 9.1 引脚锁定 (8篇回复)
- zedboard 的AXI_CDMA (1篇回复)
- 求助高手,关于FPGA缩放驱动液晶屏1920X1080 (2篇回复)
- 请教一个跨时钟域问题,求资料 (1篇回复)
- 求助 quartus ii 无法打开RTL viewer (3篇回复)
- 大家有玩过串口摄像头的么? (2篇回复)
- 请问各位做FPGA设计一般都用什么作为综合的工具! (9篇回复)
- 串口通信 (1篇回复)
- 帮帮忙啦~ (3篇回复)
- 问一个verilog基本知识, (4篇回复)
- CPLD难学不?只做一些简单功能,想快速上手! (7篇回复)
- PCI调试祈求帮助 (3篇回复)
- 控制信号a,使能信号b,接收控制信号c,a、b控制c? (3篇回复)
- 【求助】把主时钟分频出来的信号用作时钟时出现的奇怪... (4篇回复)
- 关于在tpad上实现两个摄像头工作 (1篇回复)
- 有谁熟悉abel4吗? (1篇回复)
- 为什么在Modelsim中仿真后,打开保存的波形文件总是出现下... (1篇回复)
- 【求助】state machine 里的condition看不太明白 (7篇回复)
- 信号上升沿的判断 (3篇回复)
- XCF08PFS48C问题 (1篇回复)
- FPGA引脚可以加交流电压吗? (15篇回复)
- 信号使能的控制? (4篇回复)
- 图中红色箭头 指示的时间值 是否是ALTERA 指定的固定值? (3篇回复)
- 菜鸟问:EP4CE115 可以玩DDR2吗? (8篇回复)
- 求ISE14.3的破解器 (0篇回复)
- 求助 nios eds 的模板不能打开,打开创建目录下的software提示权限不够,怎么解决呢 (3篇回复)
- DE2和DE2_115,大家喜欢用哪个呢? (19篇回复)
- timequest时间约束,图中箭头所指这些参数的具体值从哪获得 (1篇回复)
- 一个小小的统计 (11篇回复)
- 咨询个问题:怎么控制DA数字量输入的多少? (0篇回复)
- 怎样去衡量一个算法是否适合FPGA实现呢? (18篇回复)
- 我的QII10.0里面不能中文注释,求救 (4篇回复)
- 求个Xilinx ISE 12.3版本的Lisence (2篇回复)
- 基于软件无线电的位同步算法研究 请求前辈指点一二 (1篇回复)
- 正在弄FPGA+AD+DA的板子,FPGA用的2s90 (16篇回复)
- 个人关注一下《中国第一家FPGA公司京微雅格横空出世》 (8篇回复)
- 状态机设计资料by foreveryoung (1篇回复)
- ModelSim-Altera 10.0d (Quartus II 12.0)那位大侠有和谐文件的?? (5篇回复)
- qurtus12.1 发布 (12篇回复)
- 8位IO驱动多个并接的数码管,驱动电流够吗? (3篇回复)
- 京微雅格向国外FPGA三大顶尖厂商宣战 (51篇回复)
- ISE综合的时候会使得signal消失吗? (8篇回复)
- tcl 简介 (14篇回复)
- 关于VHDL的延时问题,怎么在进程中执行延时呢? (2篇回复)
- quartus9.0中MegaWizard问题求助 (2篇回复)
- 发一款自己做的CPLD开发板-附带电路图和例程 (7篇回复)
- 有谁用过FPGA搞过IDE(ATA)接口的? (5篇回复)