田园牧歌 发表于 2012-12-12 21:41:23

关于赛灵思CPLD引脚输出状态配置

如题，小弟最近在用赛灵思的CPLD（XC9536XL），由于之前没有学过硬件描述语言，所以用的是原理图编程，工程量不大。CPLD产生的逻辑电平接的是一个电机驱动芯片IR2130，现在遇到一个问题：没接上IR2130时，CPLD输出正常，一旦接上IR2130电平马上被拉高（CPLD输出高电平3.3V），变成5,6V。CPLD与IR2130之间没接任何东西。我现在考虑问题是不是处在CPLD引脚输出配置上，就是说CPLD的引脚输出状态是不是跟单片机一样可以配置的，配置成推挽输出或者开漏输出？如果可以，怎么配置？找了很多资料都没讲到。还有就是我用的ISE10.1,。
麻烦哪位大虾跟小弟说一声，谢谢。

mayiqing888 发表于 2012-12-12 22:05:37

我用的altera的fpga，从来没配置过电平~你有没有换过ir2130？我感觉2130的问题的可能性大一点

田园牧歌 发表于 2012-12-13 12:50:40

mayiqing888 发表于 2012-12-12 22:05 static/image/common/back.gif
我用的altera的fpga，从来没配置过电平~你有没有换过ir2130？我感觉2130的问题的可能性大一点 ...

好像确实是IR2130挂了，影响了CPLD的电平，哭死，IR2130一片20大洋！{:cry:} 今天早上重新喊了一个上去好像又挂了！{:cry:}

mayiqing888 发表于 2012-12-13 13:16:06

你要拿来控制什么？电机？先不要接负载，容易出问题。另外你再检查检查你的mos管是不是好的，MOS管烧掉的话，很容易烧坏2130.
主要是因为你时序控制的不对，导致负载电流过大，进而烧掉MOS管。
验证是要一步步来的，不要刚开始就什么都接上。
mos管先拆下来，拿示波器验证好你的信号之后，再加上mos管，负载可以先找个大内阻的负载，限制一下电流。最好的办法是，找个直流稳压电源，把输出电流控制在一定范围内，这样就安全多了。我以前用开关电源，烧掉N个mos管，桥芯片业烧了不少，有的甚至烧坏了主芯片。这都是血的教训啊

田园牧歌 发表于 2012-12-13 13:42:42

mayiqing888 发表于 2012-12-13 13:16 static/image/common/back.gif
你要拿来控制什么？电机？先不要接负载，容易出问题。另外你再检查检查你的mos管是不是好的，MOS管烧掉的话 ...

还没接MOS管呢！我也是想一步一步测下去来着。

mayiqing888 发表于 2012-12-13 14:10:21

没接MOS管，那2130怎么会烧掉~很诡异，买的不会是假片子吧

sleet1986 发表于 2012-12-13 15:55:49

没接负载怎么会挂呢，LZ确定烧了？

stoppeddream 发表于 2012-12-13 21:45:31

加个光电隔离吧，电机的电流那么大会干扰控制芯片的的

田园牧歌 发表于 2012-12-14 12:45:23

mayiqing888 发表于 2012-12-13 14:10 static/image/common/back.gif
没接MOS管，那2130怎么会烧掉~很诡异，买的不会是假片子吧

不知道是不是我哪里操作不当或者焊接短路给弄挂了，那片2130死的比较冤，暂时没找到原因，不过新焊的板子2130工作正常了。{:smile:}

田园牧歌 发表于 2012-12-14 12:46:45

sleet1986 发表于 2012-12-13 15:55 static/image/common/back.gif
没接负载怎么会挂呢，LZ确定烧了？

应该是烧了，要不然怎么会影响前端CPLD的电平呢？把CPLD的电平抬高了很多。

田园牧歌 发表于 2012-12-14 12:48:14

stoppeddream 发表于 2012-12-13 21:45 static/image/common/back.gif
加个光电隔离吧，电机的电流那么大会干扰控制芯片的的

那要加好几个呢，成本增加不少。现在工作正常了，不过还没找到前一块板子2130工作不正常的原因。
页: [1]
查看完整版本: 关于赛灵思CPLD引脚输出状态配置