FPGA引脚可以加交流电压吗?
想给FPGA时钟脚加矩形波,引脚可以加交流电压吗? 看负压到多少,基本不可以 Flyback 发表于 2012-11-8 19:55 static/image/common/back.gif看负压到多少,基本不可以
负电压是-3.0V左右?那一定要除掉负压才可以输入进去吗? wangweicai231 发表于 2012-11-8 20:05 static/image/common/back.gif
负电压是-3.0V左右?那一定要除掉负压才可以输入进去吗?
内部有保护二极管,接负压电流大了就烧 哦,那就要把负压除掉再加入进去了 需要经过前段电路把电压整体抬高 手册都不看就来发帖.... 不行!
你用比较器或者其他东西把波形整成大于0的方波信号再接FPGA吧! 肯定不行啊,请看datasheet 不知道加交流电是何用意啊,LZ认真学下模数电,再看要不要问这样的问题 我觉得LZ是不是想测下交流电的频率啊 wildgoose0712 发表于 2012-11-11 14:44 static/image/common/back.gif
我觉得LZ是不是想测下交流电的频率啊
不是,我想用外部输入的时钟作为FPGA的时钟,但是信号源的时钟都是交流的,不能直接输入的话,这个就要经过处理变为正的再输入了 bu neng!!! 不过时钟输入脚可以 有缘晶振输出的就是交流信号 比较器,要是用信号源的话。应该有offset 用一个电容耦合,FPGA引脚加上拉电阻即可
页:
[1]