- 求教高人指点,怎么设计博通的PHY“BCM5221”电路 (0篇回复)
- 在NIOS处理器中,把引脚设置成输出,然后读他的值,行吗? (1篇回复)
- 应用程序或altera\quartus\bin\sys_cpt.dll为无效的windows映像?? (0篇回复)
- 在FPGA上实现modbus tcp/ip协议,modbus准备用软核写,TCP/IP怎么办 (4篇回复)
- 在使用signal tap ii,有时候会出现waiting clock,有时候又可以,不知道哪出现问题 (5篇回复)
- 深圳FPGA工程师待遇如何? (7篇回复)
- Quartus II 12.0 可以安装在Windows XP 上面吗 (6篇回复)
- Cyclone II的板子需要SRAM吗?什么场合才需要SRAM呢? (5篇回复)
- FPGA视频教学 (108篇回复)
- Xilinx FPGA系统板DIY (28篇回复)
- 求助关于ISE生成的pcie ip core 不同版本的使用??????... (0篇回复)
- xilinx spi IP 核使用问题求助 (3篇回复)
- 招一个机电工程师,月薪4-5K (23篇回复)
- 用fpga驱动sdram约束怎么处理? (3篇回复)
- xilinx virtex-5 各个Bank的区别 (11篇回复)
- 谁有xilinx FPGA XCS6LXFGG676原理图封装库 (13篇回复)
- S29GL032N90TF104 这个片子最近几年买货不会困难吧? (2篇回复)
- 关于sdram的乒乓操作的问题请教 (25篇回复)
- 求这份资料 (0篇回复)
- EPM240 CPLD电源问题 (9篇回复)
- 求助:cpld发烫 (12篇回复)
- ISE引脚绑定 (3篇回复)
- 求助:自己编写的MicroSD卡驱动源码出现的问题,贴出源码! (0篇回复)
- 带cortex-A9 的SoC FPGA什么时候可以产品化 xilinx altera都在搞噱头 (16篇回复)
- 上传一个ML555的原理图 (3篇回复)
- 关于M25P系列flash 驱动问题 (VHDL) (14篇回复)
- 学习FPGA要学Verilog 或 VHDL语言的一点问题 (12篇回复)
- 关于布局布线后仿真的时序问题 (0篇回复)
- 大家都用的nage2版本的Quartus II 啊? (0篇回复)
- 请问大家,用FPGA能模拟DVI或者HDMI数字视频输出吗? (8篇回复)
- 关于FPGA ,MATLAB ,DSP_Builder的问题 (3篇回复)
- 赛灵思fpga XC3S400连接flash S29GL032N90TF104,什么作用? (4篇回复)
- 求助:如何实现用VerilogHDL代码控制1602液晶显示? (4篇回复)
- verilog spartan-3e驱动flash M25p16程序---求助 (3篇回复)
- XILINX和altera的FPGA的电气特性是否相同? (2篇回复)
- Nios ii 编义时提示hello_world_0.elf没找到. (0篇回复)
- altera mf controller 生成的FIFO的读写请求信号,是什么沿有效? (1篇回复)
- 求SD卡简单测试程序! (0篇回复)
- 移位作除法求解惑。。。 (6篇回复)
- 美国《海豹六队:突袭本拉登》电影中的视频传输 (28篇回复)
- FPGA modbus资料与程序《verilog》推荐。谢谢。。。 (12篇回复)
- 双核Nios ii 求助 (2篇回复)
- 如何用Verilog描述 SPI 16bit数据的传输? (0篇回复)
- 一个简单的状态机程序,感觉仿真波形有点问题呢 (1篇回复)
- MIF文件生成器(发现坛里没有就转过来) (37篇回复)
- 基于Verilog的纯逻辑编写的一个音频分析(尚且叫做音频分... (4篇回复)
- altera DE2-115 第一个工程永远的LED (5篇回复)
- 状态机状态类型的定义与QuatUSii 能否综合出状态图的问题 (0篇回复)
- SOPS中video_sync_generator_0是什么意思?VGA吗? (0篇回复)
- 请问各位哪里有便宜的做摄像头的FPGA开发板? (5篇回复)
- 请教基于NIOS的sd卡sd模式 的一些问题 (9篇回复)
- 用Modelsim仿真的Altera FFT IP核 (25篇回复)
- 用FPGA控制硬盘时遇到的问题,请牛人帮个忙 (1篇回复)
- 关于 static 变量求助 (11篇回复)
- 共享【iCore 双核心开发板】 NIOSII 基础例子 (11篇回复)
- 公司做硬件的速度让我情何以堪? (38篇回复)
- 用Winbond的Flash替代EPCS会有什么隐患吗 (7篇回复)
- 求助verilog中几个独立模块共同编译方法 (1篇回复)
- cyclone II 怎么添加epcs 控制器 (6篇回复)
- Altera DE3板卡资料 (6篇回复)
- Action VIP board实验指导手册V1.01 (5篇回复)
- 请问不做时序约束,对实际编译出来的程序会否有影响 (3篇回复)
- 一个简单的CPLD程序,感觉仿真的波形有问题 (12篇回复)
- FPGA JTAG下载成功,但CON_DONE不上拉 (4篇回复)
- Verilog仿真时无法查看变量值 (0篇回复)
- CVBS输入,DVI输出显示 (1篇回复)
- LVTTL可以作为THS3201的输入吗? (0篇回复)
- 有人想在武汉做FPGA开发么?有的话Q我。。。 (0篇回复)
- timequest没看太明白,请教大家,约束的什么? (4篇回复)
- fpga做算法与stm32配合可行吗? (9篇回复)
- signal tap ii大家调试是否会用呢?感觉效果不好 (7篇回复)
- 谁有verilog的系统函数列表,$setuphold函数什么意思? (3篇回复)
- modelsim仿真sdram,如何修改仿真模型参数? (0篇回复)
- hynix内存HY57V641620ETP-H的modelsim仿真模型谁用过? (2篇回复)
- 自己焊接的点阵测试512点 (5篇回复)
- 今年春节老婆怀孕不能回老家了!想家的孩子伤不起啊…… (10篇回复)
- 体验Xilinx All Programmable SoC (2篇回复)
- Fusion StartKit开发板,没并口怎么下载 (2篇回复)
- 请教大家 图中所示 “延时文件”在哪里? (2篇回复)
- FPGA与SOPC设计教程:DE2实践.pdf (50篇回复)
- 在高速数据采集的时候出现了问题,但我思路正确啊求牛... (7篇回复)
- altera PCIE硬核错误 (6篇回复)
- Quartus II中使用Verilog,不同位宽赋值,怎样不出现warning? (8篇回复)
- 图中的sdc文件里的语句是什么意思? (3篇回复)
- testbench如下赋值有何错误?transmit_data传送数据一直为0? (0篇回复)
- 写modelsim的testbench,如何建立连个独立时钟? (0篇回复)
- ALTERA 不能说的密密,惨遭官网删除 (12篇回复)
- quartus ii软件里 mega和LPM的关系? (2篇回复)
- Verilog VS VHDL,你们用的都是什么? (48篇回复)
- 仿真起作用的`timescale,在testbench有还是每个文件都有? (2篇回复)
- testbench受到触发后,在时钟驱动下发数据,如何写? (0篇回复)
- verilog 数据采样与处理? (2篇回复)
- altera FPGA里哪些引脚可设置为双向,在哪里查这些信息? (2篇回复)
- 求书一本,《verilog 數位電路設計範例寶典》 (2篇回复)
- quartus ii 的sdo、vo文件名里还有电压值,什么含义? (5篇回复)
- modelsim包含了altera_mf的库,图2中错误为何? (2篇回复)
- 为什么我的modelsim总是卡死,有人遇到过吗? (3篇回复)
- 特权和你一起学NIOS2;Nios II入门文档 (43篇回复)
- FPGA不用的管脚设成三态输入,有人不知道这个吗? (5篇回复)
- 讨论点有意义的,modelsim如何提高仿真速度? (6篇回复)