amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 求助verilog中几个独立模块共同编译方法
mrf245
发表于 2013-2-26 15:14:14
求助verilog中几个独立模块共同编译方法
小弟手里有2个文件,每个文件有一个独立模块,但这两模块互相没有关联,现在想把它们放在一个CPLD中,编译时只编译了一个模块,请问应该如何设置才能编译2个?
mrf245
发表于 2013-2-26 17:24:53
问题已经解决,把一个模块端口引出,在另一个主模块中引用就行。
页:
[1]
查看完整版本:
求助verilog中几个独立模块共同编译方法