aqjinhu 发表于 2013-2-21 15:00:56

xilinx virtex-5 各个Bank的区别

各位大虾，我正在做xilinx的virtex-5的XC5VSX95T F1136的片子做一个验证平台，但由于空间和板层的限制，所以想更换BANK做DDR2的验证，demo选择的DDR2 SO-DIMM接口BANK是bank5、bank6、bank23和bank25，我想更换为bank11、bank13、bank15和bank17，想请教下使用过的各位，这样有影响吗？我看了几份xilinx的资料，都没有发现有提及。
小弟苦逼啊！由于之前未将DDR2 DQS连接到cc引脚上，所以重来……

aqjinhu 发表于 2013-2-21 15:44:20

{:cry:}{:time:}

tangkuan660 发表于 2013-2-21 15:47:53

这么高端的芯片，你哪个BANK搞DDR2都是没有问题，记得BANK电压要改哦。
初步布好PCB线时，让FPGA工程锁定对应管脚跑一下 ，有问题会报错的。

philoman 发表于 2013-2-21 17:45:00

记得用MIG产生的约束文件来分配管脚，尤其是SO-DIMM

aqjinhu 发表于 2013-2-21 18:37:23

感谢楼上两位，没有亲自动手是不会提出这么宝贵的意见的。
今天下午我也发现了bank电压修改的问题，如果使用哪个bank，就得将哪个bank电压修改，DDR2对应1.8V，但是不确定是否还要修改其他的方面的。
我的最后想法是原理图弄完之后，会整体综合进行一个ISE的bit生成。
但看了有关的文档，似乎需要DQS与对应的同组的DQ在同一个bank内，这个要求是必需的吗？真是这样的话，我得返工了。

philoman 发表于 2013-2-22 12:22:40

FPGA的所谓Bank是指I/O信号的分组，同一个Bank内的输入输出信号必须满足电压兼容性，也就是那个VCCO的供电电压应与Bank内的IO电平想匹配，数据手册中有介绍；根据DDR2的布线规则，DQS与同组DQ应该满足走线长度控制要求；我还是建议先用MIG把管脚约束确定，Xilinx貌似有硬性规定的；

aqjinhu 发表于 2013-2-22 13:29:11

恩，感谢“philonman”的支持。我会做到最保险的方法，重做的孩子上不起啊。

aqjinhu 发表于 2013-3-5 11:46:21

再次向各位请教一个问题，如果我有其中的某个bank不使用都是NC的话，是不是对应bank的电压什么的也可以不用接？

yangyang1224 发表于 2013-3-6 09:03:12

aqjinhu 发表于 2013-3-5 11:46 static/image/common/back.gif
再次向各位请教一个问题，如果我有其中的某个bank不使用都是NC的话，是不是对应bank的电压什么的也可以不用 ...

是的，是可以不接的。

yangyang1224 发表于 2013-3-6 09:04:23

yangyang1224 发表于 2013-3-6 09:03 static/image/common/back.gif
是的，是可以不接的。

但是不推荐，后来的板子我又是接上的。

aqjinhu 发表于 2013-3-6 12:34:26

好的，楼上的哥们.

chenhuwyl 发表于 2013-3-7 19:37:32

学习了，我收获不少
页: [1]
查看完整版本: xilinx virtex-5 各个Bank的区别