图中红色箭头 指示的时间值 是否是ALTERA 指定的固定值？
图中红色箭头 指示的时间值 是否是ALTERA 指定的固定值？ Tdata 不是， 它是组合逻辑的路径延时
Tco （clock to output）和 Tsu 是跟寄存器相关的，估计不同的器件是不一样的 DepravedLucien 发表于 2012-11-28 17:30 static/image/common/back.gif
Tdata 不是， 它是组合逻辑的路径延时
Tco （clock to output）和 Tsu 是跟寄存器相关的，估计不同的器 ...
噢，Tco （clock to output）和 Tsu 是跟寄存器相关，这两个在datasheet上都有吧？刚弄FPGA，用的cyclone iv，在altera的datasheet上一直也没看到 分两种情况：
1、寄存器到寄存器 这种情况下是和FPGA内部的触发器相关，估计还受工艺、温度等影响 是不确定的所以手册上没有
约束的时候 约束时钟就行
2、输入引脚到寄存器 或 寄存器到输出引脚这个和前级或后级的器件还有板级延时有关，主要是告诉Quartus软件的约束IO的 （这个datasheet上的IO Timing部分有）
用 set_input_delay 和set_output_delay约束
个人拙见，仅供参考！
页:
[1]