- 耦合电感器的困惑 (20篇回复)
- 又一夜无眠,烦恼,困惑,纠结混杂着:请教电机驱动怎么实现过流过压欠压保护 (50篇回复)
- 一个FPGA的图像饱和度运算把自己绕晕了,有没有思路借鉴下 (2篇回复)
- openRisc1200 source code.研究openrisc必备。 (1篇回复)
- Xilinx Go的器件查找权限如何申请 (10篇回复)
- 怎么写LVDS 接收的testbench呢 (1篇回复)
- 找大神破解个DS28E01芯片算法 (19篇回复)
- 请教一下LVDS 多通道时钟速率应该怎么算呢 (8篇回复)
- zcu104 想从lvds的摄像头解串出数据,参考xapp1315 有些问题 (5篇回复)
- 请教LVDS sensor图像数据FPGA解析问题 (25篇回复)
- UltraScale+ MPSOC器件,不是HP的bank,差分IO该怎么用呢? (3篇回复)
- 碰到个奇怪的问题 把ZYNQ的PS 降到 50M 工作,开机概率性失败 (14篇回复)
- Zedboard 安富利官方PCB文件 (1篇回复)
- ADUM5230ARWZ 器件的作用 (11篇回复)
- PLC背板总线通讯开发 (2篇回复)
- FPGA双面核心板原理图PCB (1篇回复)
- 4.13元购买的资料:Xilinx FPGA XC7Z020CLG400 USB3320 RTL8211 AD设计核心板原理图+pcb文件.zip (1篇回复)
- 请问一下,现在 zynq-7010的价格大概是多少啊? (15篇回复)
- 一般XILINX 的FPGA 民用级的 70多度长期工作影响稳定性吗? (9篇回复)
- 发现几颗spartan6新货,XC6SLX25T-CSG484和XC6SLX16-FTG256I有需要的吗? (5篇回复)
- FT602全球断供了,请问有没有可以替代的芯片 (19篇回复)
- ZYNQ 的XC7Z 和XA7Z 除了稳定性外,别的性能区别大吗? (18篇回复)
- 数字锁相环放大电路的实现和应用 (7篇回复)
- [求助]请问FPGA源码有什么加密/扰码的方法吗? (9篇回复)
- ZYNQ,PL高速读写PS DDR,会影响PS程序运行速度吗? (3篇回复)
- 【已解决】收芯片的说我之前用的芯片像是翻新过的大家帮看看 (17篇回复)
- 请教一下,zynq在modelsim中仿真时,怎么加载PS程序进来呢 (9篇回复)
- 现在ALTERA芯片EP4CE40价格这么这么贵? (46篇回复)
- 怎么才能买到国产fpga (6篇回复)
- 悬赏:开发板AD模块升级为100M 12bit,驱动设计 欢迎报名 (4篇回复)
- ZYNQ 可以无DDR 启动吗? 网上的方法试了个遍 都没成功 (22篇回复)
- 碰到ZYNQ PS,PL共同死机的情况了,请教有什么办法自动复位吗 (12篇回复)
- 大家都用的啥价格的FPGA?有啥便宜的货推荐下? (12篇回复)
- 哪些VERILOG语句是在QUASTUS II里面是可综合的? (3篇回复)
- 买到 EPM7032AE 假货?大家帮忙看看,附靓图 (35篇回复)
- 【已解决】ZYNQ 的EMIO 在 启动阶段 内部会被系统上拉, (1篇回复)
- QuartusII 13.0新建DSP filter卡死 (4篇回复)
- 请教下ZYNQ 降低功耗方面的问题,(工作频率和单双核问题) (5篇回复)
- zynq 的PS 共享给PL端的CLK 性能上不去 比较奇怪 (9篇回复)
- 摄像头的mipi信号可以直接用FPGA的LVDS接口接收吗? (6篇回复)
- 有两个问题请教下 ZYNQ 裸奔时如何将静态数组定义到FLASH上 (9篇回复)
- 12年的FPGA开发经验,如果对技术不敬畏,相当于小白 (21篇回复)
- 求助,cpri协议里疑问 (0篇回复)
- 推荐开源 fpga 仿真工具:小巧的 iverilog 和使用 python 的 cocotb (71篇回复)
- 我自己总结的XILINX FPGA知识,欢迎大家交流 (9篇回复)
- 请问XILINX 有没有提供所有FPGA器件的codeID列表? (4篇回复)
- vivado这类软件,安装到固态或机械硬盘,影响编译速度吗? (13篇回复)
- Intel® Quartus® Prime Standard Edition 用户指南,谁可以提供一下 (5篇回复)
- 易灵思的FPGA有人用过吗,成熟度怎么样? (26篇回复)
- 准备入坑高云FPGA,大家一起跳坑呀,求推荐一简易开发板! (18篇回复)
- 调用了DSP48 在IP中增加了流水线,可输出跟时钟没有对齐,求教 (2篇回复)
- 这应用FPGA啥型号合适?,需要设计36路独立可调的PWM (10篇回复)
- Modelsim仿真卡住了 (11篇回复)
- 平时主要用vivado,请大家推荐个性价比高点的电脑配置 (14篇回复)
- 关于Altera历史上(二十年前)所生产的可编程逻辑器件 (26篇回复)
- 我又来提问了,请教下XADC 的单端输入 应该接哪些口 (1篇回复)
- MentorPatchTool:MentorGraphics KeyGen和补丁工具-源码 (2篇回复)
- 碰到FPGA一个奇怪的问题,无符号乘法调用DSP了,有符号不行? (6篇回复)
- 如何解决block design中validate出现的警告 (4篇回复)
- Efinix的FPGA有人用过没? (6篇回复)
- 如何解决vivado2020.1打包IP时出现的警告? (0篇回复)
- vivado如何在Block Design中修改ip核的默认值(auto) (1篇回复)
- 求助,矿机 zynq PS 代码有30%概率下载失败 ,需要断电后才能成功 (6篇回复)
- vitis中如何定位与解决unused parameter xxx警告? (0篇回复)
- vitis中如何解决库文件路径问题 (2篇回复)
- 嵌入式系统软硬件协同设计实战指南 基于Xilinx Zynq.pdf (1篇回复)
- 给ZYNQ矿板EBAZ4205增加VGA显示接口 (25篇回复)
- ARM Cortex M3 verilog源代码 Cortex-M3 DesignStart评估 (10篇回复)
- 有没有了解Xilinx Artix-7原厂行情的坛友,分享一下参考价 (8篇回复)
- vivado在生成比特文件时的total power该如何理解 (1篇回复)
- 请教各位CMOS图像处理的大佬,WDR模式 是如何和MCU协同工作的? (0篇回复)
- 如何解决vivado中封装IP核出现的问题 (1篇回复)
- 小白求推荐有没有很好的资料或者视频学习VHLD (2篇回复)
- ZYNQ与移动设备(安卓平板)如何建立通信 (3篇回复)
- 请问做过图像处理的朋友,可以通过bayer 直接做自动曝光算法吗? (2篇回复)
- 如何将verilog语句正确的转为VHDL语句? (2篇回复)
- 寻找EPM7128S的替代器件 (8篇回复)
- 付费请教,将Verilog语句转为vhdl语句(if嵌套)? (2篇回复)
- 关于axi_lite_slave verilog模板与vhdl模板冲突的问题 (1篇回复)
- 付费请教,ZYNQ如何采集外部ADC的问题 (11篇回复)
- 【转】瑞萨电子推出具有超低功耗、低成本的FPGA产品家族 (22篇回复)
- 关于verilog 转 VHDL【标题不合格】 (3篇回复)
- 一边1.8V, 另外一边3.3V, 请问LVDS是直接相连还是进行隔值连接,能够正常通讯? (6篇回复)
- 请问FPGA输出高速缓冲芯片有没有推荐的 (1篇回复)
- 有没有做过fpga+usb phy的同学? (27篇回复)
- AGM ALTA GATE AG10KSDE FPGA datasheet (1篇回复)
- RTL8211EG芯片上电之后网口不亮,网络也ping不通 (16篇回复)
- elf类型的文件转换成bin类型的转换工具,window环境下运行 (3篇回复)
- 给ZYNQ矿板EBAZ4205增加hdmi显示接口 (7篇回复)
- AG1280 CPLD还生产吗 (6篇回复)
- 在用国产安路的FPGA,代码为什么总是会牵一发而动全身? (24篇回复)
- 高云半导体的FPGA,有人用过吗,坑大不大? (19篇回复)
- 请教一下 给CMOS 做ISP 用RAW还是RGB还是YUV处理哪一种更方便? (2篇回复)
- 求FPGA以太网MAC层IP核源码 (5篇回复)
- 发一个自己写的FPGA SPI从机,跨时钟域,SPI跑到18M没发现问题 (10篇回复)
- 请问,RISC-V的FPGA应该如何学习啊?网上没有资料、代码 (16篇回复)
- 求FPGA读取ADC读取6个io口读取6个压力传感器并串口发送的程序 (3篇回复)
- 求一份安路EG4S20BG256移植成功stm32或51或arduino内核的工程 (7篇回复)
- ARM Cortex M1 FPGA软核 for Xilinx等资源共享 (1篇回复)
- 求VIVADO2020的网盘下载链接及和谐文件 (2篇回复)