【已解决】ZYNQ 的EMIO 在 启动阶段 内部会被系统上拉，
本帖最后由 ackyee 于 2022-3-14 10:54 编辑该GPIO 是用来驱动 LCD 背光的，这个信号连接到屏幕上接了个MOS 管控制LCD 背光的亮和暗
电路本身在IO口 外部接了个4.7k的下拉电阻
然后 zynq 的PL 端 对该EMIO 设置了 默认下拉模式
bank 电压是3.3v 的
main 函数里进去后第一件事就是把IO 配置成输出 并且输出0V，直接JTAG 下载没任何问题
但是当做了FSBL ，固化到 QSPI 后， 每次开机 都会有1S钟左右的 背光点亮， 实际测量得到 该GPIO 的电压是 0.58V ，已经达到了MOS管的开启电压了
所以这个GPIO 在初始化过程中 并不是输出高阻态 或者我PL端配置的下拉状态，而是内部上拉了，根据电压推测 内部的上拉电阻应该在20K 附近 ，
所以这个问题是我EDA软件的配置问题吗？ 还是说我在FSBL 阶段也应该先初始化IO口的？
PS最新尝试 main 函数里 进来 什么都不做 也不初始化GPIO，这种情况下 IO口也是被内部默认上拉了 （和我的PL 端口让该IO下拉有冲突） 本帖最后由 ackyee 于 2022-3-14 11:03 编辑
傻缺了，刚检查了下发现拆了屏幕这个电压就没了， 再检查，买来的屏幕上MOS管的控制端竟然接了个上拉电阻坑爹
拆了后一切正常
页:
[1]