- 发一个自己写的FPGA SPI从机,跨时钟域,SPI跑到18M没发现问题 (10篇回复)
- 请问,RISC-V的FPGA应该如何学习啊?网上没有资料、代码 (16篇回复)
- 求FPGA读取ADC读取6个io口读取6个压力传感器并串口发送的程序 (3篇回复)
- 求一份安路EG4S20BG256移植成功stm32或51或arduino内核的工程 (7篇回复)
- ARM Cortex M1 FPGA软核 for Xilinx等资源共享 (1篇回复)
- 求VIVADO2020的网盘下载链接及和谐文件 (2篇回复)
- ZYNQ双核双系统方案 (54篇回复)
- HDLC协议RS485总线控制器的FPGA实现 (1篇回复)
- ZYNQ的root密码忘记了,有没有可能恢复? (0篇回复)
- ZYNQ矿机控制板nand flash烧写不成功 (9篇回复)
- 开源 zynq EBAZ4205矿卡 vivado U-boot kernel debian 源代码 (130篇回复)
- 继RISC-V推出抗衡ARM的全系列内核后,再推出RISC-V + FPGA架构SoC (24篇回复)
- 今天看了几家FPGA DDR部分的设计,都拿1.35V 的颗粒接1.5了,奇怪 (7篇回复)
- 国产替代EP4CE6、E10、E22的FPGA有没有? (2篇回复)
- verilog新手发一个自己写的spi核 (5篇回复)
- 求购二手米联客 A7开发板 (1篇回复)
- 自己收集的FPGA资料,给需要的朋友 (1106篇回复)
- 今天在写SDI编码算法的时候发现 加扰部分不是很明白,求助 (1篇回复)
- wye11083大牛,两个GTX 共用同一个CLK 失败,求助 (2篇回复)
- xhdl-4.2.5安装与和谐文件 (1篇回复)
- 求FPGA 入门推荐 (13篇回复)
- altera CPLD epm2210f256如何使用QUARTUSII设置上电IO状态 (0篇回复)
- artix 调用GTP 软件自动生成的自发自收程序,通讯50%概率失败 (11篇回复)
- 求推荐 加密芯片,用于保护FPGA 的IP (11篇回复)
- artix 和 KINTEX 之间用GTP,GTX跑相同参数的发送接收例程无法通讯 (13篇回复)
- fpga +W5300控制流程设计程序 (1篇回复)
- 求骏龙fpga核心板的资料 (0篇回复)
- 请教,Xilinx SDK的sdout,有没有办法输出到一个文件? (3篇回复)
- 统计:想做一块xc7k325 核心板,采用DDR3内存条还是颗粒? (56篇回复)
- 有没有大神用FPGA做过eDP接口? (16篇回复)
- 请大家推荐一下Artix7可用的配置芯片,试了好几款都不行 (11篇回复)
- ASK、FSK、AM、PSK、FM芯片选型 (15篇回复)
- FPGA 的 gtp差分信号,定义管脚的时候软件里只能定义到N 奇怪 (3篇回复)
- 【分享】转载GAL器件烧写时序资料 (38篇回复)
- XILINX HDMI IP核分辨率是由MCU 决定的 还是由AXI4的数据流决定的? (1篇回复)
- 关于液晶屏DE模式的一点疑问。 (17篇回复)
- HDMI IP接口AXI4最小2PPC的, 我SENSOR 过来是1PPC的,怎么对接呢? (1篇回复)
- crc校验的疑惑【标题不合格】 (1篇回复)
- FPGA识别不了华邦W25Q的芯片,咋回事呀 (6篇回复)
- FPGA 视频图像处理 现在大家是裸奔写的多还是用HLS 用的多? (4篇回复)
- 磁珠应该怎么选择 ? (20篇回复)
- verilog语句 assign Y= flag?(en?1'bz:a):1'b0;怎么转为vhdl (5篇回复)
- 基于FPGA 的数字下变频 cic hb fir滤波器的设计 (1篇回复)
- 请大家推荐一个 编译VIVADO 速度快的 电脑配置,或者小型服务器 预算1.5W以内 (29篇回复)
- 大家帮忙看这个芯片有没有问题,A3P125, RroASIC3 (31篇回复)
- 有没有大佬研究过USB转JTAG和UART合二为一? (27篇回复)
- 又对比了下 linux 下和 WIN10下的VIVADO 的编译速度 (8篇回复)
- 5950x 和 i7 7700 在VIVADO 2018.3下对比 (2篇回复)
- 不搞FPGA了,现分享红芯FPGA开发板的资料,陆续、分批上传~ (149篇回复)
- 红芯FPGA开发板资料分享,百度云盘 (27篇回复)
- FPGA S形加减速 求思路! (11篇回复)
- 分享 Quartus II 9.1sp2 软件包 (20篇回复)
- 实现 WS2812 Like 接口 (12篇回复)
- 请问如何在quartus中把2个SOF文件合成1个? (0篇回复)
- 求助,有遇到过zynq的fpga能下载,arm不能下载的情况吗? (8篇回复)
- 请教 XILINX HDMI IP核中的125M CLK DRU 是干嘛用的,一定要加上吗? (3篇回复)
- 请教下的xilinx k7 160t -2等级 hdmi rx最大分辨率是多少? (1篇回复)
- FPGA进行高速GTP收发如两边晶振频率有细微差别,会丢数据吗? (4篇回复)
- 去年画了 KINTEX160T的板子没有下程序只上电就能到50多度正常吗? (7篇回复)
- 还有个FPGA DDR 的问题, 什么情况下BANK要接VRP,VRN,VREF等 (1篇回复)
- Xilinx Platform cable USB升级固件中断造成连不上如何处理? (13篇回复)
- 求助:xilinx的两款CPLD求对比介绍 (20篇回复)
- 开搞OpenVizsla usb 协议分析仪 (121篇回复)
- 谁有Digilent Spartan-3E官方例程代码? (11篇回复)
- 求教HDMDI2.0 IP 用差分时钟代替可编程时钟固定频率该选多少 (0篇回复)
- 请教一个关于ZYNQ DDR方面的问题,PS 和PL 是否都需要接DDR (21篇回复)
- 综合时自动插入Clock gating来减小面积和功耗.docx (1篇回复)
- 请教大家,vivado下,如何直接在hdl代码里添加时序约束? (0篇回复)
- 凌阳爱普FPGA开发板资料求助 (2篇回复)
- 带DELAYCTRL的SelectIO模块,编译报错REFCLK不同,怎么处理? (7篇回复)
- 有没有坛友用过开源的DDR3控制器软核,可否推荐一下 (17篇回复)
- 对于vivado不支持的spi flash型号,有没有办法强制烧录? (6篇回复)
- xlinx的FPGA 一般简单开发调试烧写用ISE这个工具就可以了么,能否分享下下载链接 (4篇回复)
- 求教,XILINX官方ZYNQ电路IO直接输出HDMI,为什么大家还是喜欢用专用RGB888转HDMI (2篇回复)
- 有没有人用过Artix-7 pll的动态重配置功能,重配置后lock信号为什么会一直为低? (2篇回复)
- 个人对GAL系列简单可编程逻辑器件(SPLD)烧录方法的总结,请多加指教! (15篇回复)
- 需封装自定义的Axi总线IP, 请推荐一个verilog的模板 (4篇回复)
- 论SSTL/HSTL用作高速低精度(四位以内)模数转换的可行性? (5篇回复)
- 请教VHDL语法不同端口映射同一个端口的问题 (18篇回复)
- generate SpinalHDL BlackBox from Verilog File Utils 脚本共享 (7篇回复)
- CPLD项目实践需求:求一些创新的好玩的小项目,其中用到CPLD的技术。 (39篇回复)
- 几本FPGA相关书籍;The Design Warrior's Guide To FPGAs等 (13篇回复)
- 对1.2Gbps的高速差分信号,进行4倍过采样实现CDR,怎么设计比较合理? (11篇回复)
- 4路MIPI CSI camera同步采集,有啥方案推荐么 (7篇回复)
- LVDS跨bank讲究 (3篇回复)
- 有用过Altera MAX 5000系列(EPM5032)的朋友吗? (17篇回复)
- 申请阿莫下载:sony的SLVS-EC接口协议规范 (2篇回复)
- 纯FPGA实现的收音机 (106篇回复)
- 请大家帮忙在pudn上下载本书《FPGA/CPLD应用设计200例》 (21篇回复)
- 有没有人用过microblaze,读写一次外设,要20个时钟周期时,有无办法加速? (5篇回复)
- 请教一下,xilinx 7系列的MIG DDR3控制器,app_addr与ddr颗粒的物理空间是怎么对应的? (2篇回复)
- 发个花了2天时间为了降低~200个LUT而做的16位专用处理器 (46篇回复)
- 请问有在赛灵思spartan-6实现uart的MODBUS协议吗? (3篇回复)
- 离奇的DDR3时序问题——疑似国产DDR3不完全兼容JEDEC规范 (21篇回复)
- 有个比较初级的问题请教,用逻辑堆的串转并,和用SERDES 的串转并有什么区别? (6篇回复)
- 怎么实现LED白平衡自动调达? (19篇回复)
- 国产FPGA求推荐 (20篇回复)
- 对于vivado sdk中是否有xvc功能? (4篇回复)
- 哪位大神有smartlynq的相关代码,实现原理? (0篇回复)
- 【有偿求助】关于FPGA实现低功耗DDR控制器的需求 (13篇回复)