BGA过孔穿两根走线，线间距过密
线宽5.5mil，BGA过孔间穿两根走线，线中心间距9.5mil，间距会不会太小了啊，这个RGB的并行线。板子并行线太多走不过来，不知道线间距这么密可以不 防止串扰，正常满足2w有条件3w，不放心线宽减少点，4mil，线间距4mil就问题不大了 手机pcb走线已经小于3mil了，工艺问题交给板厂 我都走3.5mil，只是工艺要求高，费用高一些 三年模拟 发表于 2024-7-11 20:20防止串扰，正常满足2w有条件3w，不放心线宽减少点，4mil，线间距4mil就问题不大了 ...
(引用自2楼)
主要担心串扰，这种RGB的线有150M呢，要是GPIO这种单线，或者UART这种就没啥问题 ffbiao 发表于 2024-7-12 10:20
我都走3.5mil，只是工艺要求高，费用高一些
(引用自4楼)
主要担心串扰，工艺那是板厂的事情，这种RGB的线有150M呢，要是GPIO这种单线，或者UART这种就没啥问题 狂羁青马 发表于 2024-7-12 10:42
主要担心串扰，工艺那是板厂的事情，这种RGB的线有150M呢，要是GPIO这种单线，或者UART这种就没啥问题 ...
(引用自6楼)
走的是阻抗高速差分线，足够的线距，等长、包地 RGB 不算高速，但是这是模拟，处理不好，那就是字体偏蓝，偏黄。
这个RGB，你最好是谨慎处理，1根线1包地 3W不一定可以做到，一般4MIL线宽，6MIL间距。CLK包地（最少按3W做）问题都不大。最重要的是你要去量信号质量，调整驱动强度 myiccdream 发表于 2024-7-12 11:25
RGB 不算高速，但是这是模拟，处理不好，那就是字体偏蓝，偏黄。
这个RGB，你最好是谨慎处理，1根线1包地 ...
(引用自8楼)
RGB888数字线，每个颜色8根，才导致布线密的 z31com 发表于 2024-7-12 11:55
3W不一定可以做到，一般4MIL线宽，6MIL间距。CLK包地（最少按3W做）问题都不大。最重要的是你要去量信号质 ...
(引用自9楼)
这个6mil的间距是线中心到线中心的距离吗，那2W都不到啊
时钟我一般都不包地也，没有空间 狂羁青马 发表于 2024-7-12 10:41
主要担心串扰，这种RGB的线有150M呢，要是GPIO这种单线，或者UART这种就没啥问题 ...
(引用自5楼)
ddr3 的地址命令线走2w也没啥问题，你那个150m根本不是事 狂羁青马 发表于 2024-7-12 14:37
这个6mil的间距是线中心到线中心的距离吗，那2W都不到啊
时钟我一般都不包地也，没有空间 ...
(引用自11楼)
6MIL指最小间距 三年模拟 发表于 2024-7-12 16:59
ddr3 的地址命令线走2w也没啥问题，你那个150m根本不是事
(引用自12楼)
这个我觉得会误导人，DDR400与DDR1333还是有区别的。
2W间距是怎么保证信号质量没问题，你这个测试应该只是特定的情况吧。
设备负载、信号驱动强度，ODT，走线阻抗，VERF，DDR供电等都会影响DDR工作。如果只做2W的话，肯定会侵占了建立与保持时间，线路的调优就不好做了 三年模拟 发表于 2024-7-11 20:20
防止串扰，正常满足2w有条件3w，不放心线宽减少点，4mil，线间距4mil就问题不大了 ...
(引用自2楼)
我的就是线间距4mil啊，还不满足2W呢，减小线宽阻抗不连续呢 三年模拟 发表于 2024-7-12 16:59
ddr3 的地址命令线走2w也没啥问题，你那个150m根本不是事
(引用自12楼)
我看了之前的板子，DDR的地址线也是2W多一点，我这个还不够2W，4mil的线距 z31com 发表于 2024-7-13 09:17
这个我觉得会误导人，DDR400与DDR1333还是有区别的。
2W间距是怎么保证信号质量没问题，你这个测试应该只 ...
(引用自14楼)
看了之前的板子DDR地址线有2W多一些的，没有像这次布线特别密的 如果在意良品率和价格的话就把线到孔的距离加大，线间距离还好。
页:
[1]