FPGA引脚外接功能问题请教
上图是FPGA的引脚定义手册,其中红色框框中的第二功能,PCLKT3_1和PCLKC3_1功能有啥区别,请知道的朋友讲解下。 感觉像是PCLK的两个差分输入端,你这芯片是哪个公司的,不像是altera或者xilin的啊。 tangkuan660 发表于 2014-11-5 10:14
感觉像是PCLK的两个差分输入端,你这芯片是哪个公司的,不像是altera或者xilin的啊。 ...
LATTICE的 tangkuan660 发表于 2014-11-5 10:14
感觉像是PCLK的两个差分输入端,你这芯片是哪个公司的,不像是altera或者xilin的啊。 ...
那如果我要从外部给个时钟信号,该用哪个脚,还用这两个任意一个都可以? 如果你输入的时钟为单端的,那么用任何一个都是可以的,以经验来看,PCLKT应该是正端(不保证啊),布线允许的话,单端连接到PCLKT上吧。 tangkuan660 发表于 2014-11-5 10:27
如果你输入的时钟为单端的,那么用任何一个都是可以的,以经验来看,PCLKT应该是正端(不保证啊),布线允许 ...
我原本也以为是接任意个IO口都是可以的,但是我在编译程序时候,有警告说时钟分配给一个非时钟引脚的IO口上,而且此时,那个IO口,连配置都不能配置。 T是正端,连接到T上
页:
[1]