高人指点：如何才能精准的写好时序？
如何才能精准的写好时序？ 不知道楼主的精准 是何程度， 时序不就是在控制IC允许范围内就行吗？貌似还没看见过那个IC的时序 规定死的，一般都是 给个允许范围 比如说多少多少 内有效； 一般对照时序图写不难的。 坛子里面以前看过一个写时序图的教程，你搜搜吧我个人习惯 逻辑分析仪配合一下。 huangyiting1990 发表于 2014-3-8 11:06不知道楼主的精准 是何程度， 时序不就是在控制IC允许范围内就行吗？貌似还没看见过那个IC的时序 规定死的 ...
一般串行写法，像图中的SI的数据，写数据时先出去的是D7——D0的高位D7么？ 我看很多时序图并未标明 你给的图里面确实很多数据，T什么的那些肯定要有多长时间的。下面是不是还有一个表格 对应时间长短你给的这个图IC应该是上升沿采样的，在CLK发生上升沿的时候 SI数据端就应该是数据稳定。所以你应该在CLK上升沿之前就放好数据，稍作延时，(具体要参照时序表)如果按你说的 只有这么个图 而没有表明T的时间的话 肯定是写不了的。所以需要再找资料了 本帖最后由 磊磊映画 于 2014-3-8 15:54 编辑
1.上升沿写数据在CLK为0时，IC已经开始读取数据了，所以这时你可以把数据放到数据线上，在CLK为1时，数据就移入到IC内部了
2.下降沿读数据在CLK为1时，IC把数据放到的数据线上，在这时你就可以读取数据线上的数据了，在CLK为1时，IC内部数据移位
3.需要注意的是：你在单字节读取时，在写地址和读取数据切换时序时，需要在写地址的最后一位的下降沿读取数据，此时，芯片已经把“低位”数据放到了数据线上
4.大部分芯片是这样的规律，不知道对你有帮助吗？可能说错了，见笑了！
关键是要有阿莫逻辑分析仪^_^ {:lol:}要精准请用CPLD/FPGA或者74F系列
页:
[1]