高人指点：如何才能精准的写好时序？

zcy0517 · 发表于 2014-3-8 10:46:58

如何才能精准的写好时序？

huangyiting1990 · 发表于 2014-3-8 11:06:45

不知道楼主的精准是何程度，时序不就是在控制IC允许范围内就行吗？貌似还没看见过那个IC的时序规定死的，一般都是给个允许范围比如说多少多少内有效；一般对照时序图写不难的。坛子里面以前看过一个写时序图的教程，你搜搜吧我个人习惯逻辑分析仪配合一下。

zcy0517 · 发表于 2014-3-8 14:09:16

huangyiting1990 发表于 2014-3-8 11:06
不知道楼主的精准是何程度，时序不就是在控制IC允许范围内就行吗？貌似还没看见过那个IC的时序规定死的 ...

一般串行写法，像图中的SI的数据，写数据时先出去的是D7——D0的高位D7么？

zcy0517 · 发表于 2014-3-8 14:09:58

我看很多时序图并未标明

huangyiting1990 · 发表于 2014-3-8 15:38:54

你给的图里面确实很多数据，T什么的那些肯定要有多长时间的。下面是不是还有一个表格对应时间长短你给的这个图IC应该是上升沿采样的，在CLK发生上升沿的时候 SI数据端就应该是数据稳定。所以你应该在CLK上升沿之前就放好数据，稍作延时，(具体要参照时序表) 如果按你说的只有这么个图而没有表明T的时间的话肯定是写不了的。所以需要再找资料了

磊磊映画 · 发表于 2014-3-8 15:50:44

本帖最后由磊磊映画于 2014-3-8 15:54 编辑

1.上升沿写数据在CLK为0时，IC已经开始读取数据了，所以这时你可以把数据放到数据线上，在CLK为1时，数据就移入到IC内部了
2.下降沿读数据在CLK为1时，IC把数据放到的数据线上，在这时你就可以读取数据线上的数据了，在CLK为1时，IC内部数据移位
3.需要注意的是：你在单字节读取时，在写地址和读取数据切换时序时，需要在写地址的最后一位的下降沿读取数据，此时，芯片已经把“低位”数据放到了数据线上
4.大部分芯片是这样的规律，不知道对你有帮助吗？可能说错了，见笑了！

tcm123 · 发表于 2014-3-8 15:52:06

关键是要有阿莫逻辑分析仪 ^_^

eva015401 · 发表于 2014-3-8 15:52:31

要精准请用CPLD/FPGA或者74F系列

高人指点：如何才能精准的写好时序？

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源