用习惯了单片机,转用FPGA,Verilog好不习惯啊
看的稀里糊涂的,智商拙计啊 verilog可以理解为一种翻译语言,你写的每一行代码,都会被翻译成EN,CLK,REG等等。所以,写verilog不跟写C一样,你需要控制所有数据流。 没用过.可带入门么? 个人建议 不要用C语言的思维用Verilog 多看些数字电路先恶补一下数字基础 c 和 verilog 这两个根本是两码事的,一个是软件,一个可以理解为“硬件” 用状态机吧,你会慢慢适应的,我当时也是很不习惯 硬件 0 可以用图形。。。。 关键是思想转变过来就好了。。。 你不习惯的并非verilog而是这种设计思想 搞FPGA要先把《数字电路》这本书倒背如流才行,忘了C吧。 移植个mcu,继续用c 并行思维,不要太多的顺行执行思路 think in verilog 我也想问下,怎么入门呢,看了半个月的FPGA教程了,发现FPGA芯片里没AD,TRUART啥的,都是时序模拟出的呢 记得大学那会儿搞过一阵 VHDL ,后来就再没弄过了。 所以,如果数字电路不太扎实,还是VHDL好些。相当于强制定义好各部分及逻辑关系。这种死板或规定,在刚入门时,有个规范,容易和硬件对应。熟一点就无所谓了,恐怕还会烦吧。 学东西不能着急,一口吃不下个胖子,你努力一年之后再回头看看现在可能弄不懂的问题已经解决了,学习贵在坚持 建议买一个demo,按照历程上手要快好多,否则一直纸上谈兵效果会很差的 感觉很不习惯
搞fpga有前途 楼上学的都挺好的,我的感觉也是:
1:写之前先画出电路图;
2:思想转变;
特别是第二点,特别笼统;但是多写,多看WAVE,慢慢的就有感觉了;
zgxcom123 发表于 2013-10-11 09:26 static/image/common/back.gif
你不习惯的并非verilog
而是这种设计思想
同意,这是两种设计思想,虽然语法接近但一个并行一个串行,一个软一个硬,核心是完全不一样的 先看优秀的代码. 多看代码,FPGA总体是基于同步时钟的 在学习verilog中,我觉得设计思想是最重要的。。
页:
[1]